可完全消除衬底辅助耗尽效应的ＳＯＩ超结ＬＤＭＯＳ结构的制作工艺制造技术

本发明专利技术公开了一种可完全消除衬底辅助耗尽效应的ＳＯＩ超结ＬＤＭＯＳ结构的制作工艺，包括以下步骤：步骤一，利用键合工艺制作ＳＯＩ埋氧层下的导电层；所述导电层的详细制作过程为：在第一体硅片上淀积一层阻挡层，再淀积一层电荷引导层，获得第一中间结构；在第二体硅片上热氧化形成二氧化硅层，然后淀积一层阻挡层，最后再淀积一层电荷引导层，获得第二中间结构；通过金属键合技术将所述第一中间结构和第二中间结构键合，获得ＳＯＩ埋氧层下的导电层；步骤二，在具有导电层的ＳＯＩ衬底上制作超结ＬＤＭＯＳ结构。本发明专利技术能将积聚在埋氧层下界面处的电荷释放，消除纵向电场对ｐ／ｎ柱区电荷平衡的影响，进而完全消除衬底辅助耗尽效应，提高器件的击穿电压。

【技术实现步骤摘要】

本专利技术属于微电子领域，涉及一种可完全消除衬底辅助耗尽效应的SOI超结 LDMOS结构的制作工艺。
技术介绍
LDMOS(Lateral Double-diffused M0SFET)是高压集成电路(High VoltageIntegrated Circuit, HVIC)禾口功率集成电路(Power Integrated Circuit, PIC) 的关键技术。其主要特征在于沟道区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂 移区掺杂类型与漏端一致，通过加入漂移区，可以起到分担击穿电压的作用。超结LDMOS是一种改进型LDM0S，即传统LDMOS的低掺杂N型漂移区被一组交替 排布的η型柱区和ρ型柱区所取代。理论上，由于ρ/η柱区之间的电荷补偿，超结LDMOS 可以获得很高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻，因此超结器 件可以在击穿电压和导通电阻之间取得一个很好的平衡。不过，由于衬底辅助耗尽效应 (substrate-assisted depletion effects)的存在，降低了超结 LDMOS 器件的击穿电压。衬底辅助耗尽效应是指横向的超结由于受到纵向电场的影响，使超结中对称的p/ η柱区不能同时被完全耗尽，其本质在于ρ/η柱区之间的电荷平衡被打破。对于SOI衬底来 说，在关态下，由于衬底的背栅作用，非均勻分布的电荷在纵向电场的作用下积累在埋氧层 和底层硅膜的界面处，加大了 ρ/η柱区之间的电荷差，导致ρ/η柱区无法在理论计算的击穿 电压下同时完全耗尽。为了消除SJLDMOS(Super Junction Lateral Double-diffused M0SFET)的衬底 辅助耗尽效应，通常有两种选择第一种是使用完全绝缘的衬底。比如使用蓝宝石衬底，或者将SOI衬底刻蚀掉然 后在掏空的腔体内填充环氧树脂。这种方法可以完全消除衬底辅助耗尽效应，但其工艺复 杂，过薄的硅层提高了器件的开态电阻。第二种是将SJ LDMOS器件制作在普通衬底上(体硅、SOI等)，通过各种方式平衡 柱区之间的电荷平衡，比如设计成锥形超结，控制柱区宽度，糅合SJ和RESURF结构，引入缓 冲层等。其缺点是柱区杂质分布不可控，无法实现整个漂移区的电荷平衡。
技术实现思路
本专利技术所要解决的技术问题是提供一种可完全消除衬底辅助耗尽效应的SOI超 结LDMOS结构的制作工艺。为解决上述技术问题，本专利技术采用如下技术方案。一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构的制作工艺，所述工艺 包括以下步骤步骤一，利用键合工艺制作SOI埋氧层下的导电层；所述导电层的详细制作过程为(al)在第一体硅片上淀积一层阻挡层，然后再淀积一层电荷引导层，所述电荷引 导层的厚度为目标厚度的1/2，获得第一中间结构；(a2)在第二体硅片上热氧化形成二氧化硅层，然后淀积一层阻挡层，最后再淀积 一层厚度为目标厚度的1/2的电荷引导层，获得第二中间结构；(a3)通过金属键合技术将所述第一中间结构和第二中间结构键合，获得SOI埋氧 层下的导电层；(a4)利用注氢剥离技术将所述第二体硅片背部的硅材料减薄至所需的SOI顶层硅膜厚度；(a5)引出导电层；步骤二，在具有导电层的SOI衬底上制作超结LDMOS结构。作为本专利技术的一种优选方案，所述电荷引导层为熔点高于1000°C，且在900°C环 境下难以扩散的金属导电层。作为本专利技术的另一种优选方案，所述电荷引导层为非金属的良导体层。作为本专利技术的再一种优选方案，所述电荷引导层的材料为铜；所述阻挡层的材料 为氮化钽。作为本专利技术的再一种优选方案，所述阻挡层的厚度为70 80埃。作为本专利技术的再一种优选方案，所述超结LDMOS结构的详细制作过程为(bl)利用STI技术对有源区进行沟槽隔离；(b2)热氧化形成栅氧化层；(b3)在有源区利用多次离子注入方式掺杂形成ρ阱；(b4)在栅氧化层上淀积多晶硅，掺杂，光刻多晶硅，形成栅区；(b5)采用离子注入方式形成体接触区、源区、漏区、漂移区；(b6)利用低温二氧化硅方式生长二氧化硅，覆盖整个有源区；(b7)利用湿法腐蚀的方法刻蚀出二氧化硅窗口，见硅层停止腐蚀；(b8)淀积金属，光刻，引出栅极、源极、漏极、导电极； (b9)淀积氮化硅，生成钝化层。作为本专利技术的再一种优选方案，所述漂移区是通过依次采用多次离子注入的方式 形成交替排布的η型柱区和ρ型柱区。本专利技术的有益效果在于本专利技术通过在SOI埋氧层下引入一层导电层，将积聚在 埋氧层下界面处的电荷释放，消除纵向电场对ρ/η柱区电荷平衡的影响，进而完全消除衬 底辅助耗尽效应，提高器件的击穿电压。附图说明图1为埋氧层下引入导电层的SOI衬底结构示意图；图2为本专利技术所述的SOI超结LDMOS结构的部分结构示意图；图3为本专利技术所述的SOI超结LDMOS结构示意图。主要组件符号说明1、导电极；2、源极； 3、栅极；4、栅区； 6、P型柱区； 8、沟槽隔离结构； 10、导电层； 12、源区； 14、栅氧化层； 16、漏区。5、N 型柱区；7、漏极；9、埋氧层；11、体接触区；13、沟道区；15、漂移区；具体实施例方式下面结合附图对本专利技术的具体实施方式作进一步详细说明。实施例一本实施例提供一种SOI超结LDMOS结构，如图1至3所示，该结构包括底层硅膜， 导电层10，埋氧层9，有源区，沟槽隔离结构8，电极；所述底层硅膜位于所述结构的最底层； 所述导电层10位于所述底层硅膜的上表面，包括电荷引导层和阻挡层，所述阻挡层生长于 电荷引导层的上、下表面；所述埋氧层9位于所述导电层10的上表面；所述有源区包括源 区12、沟道区13、漏区16、漂移区15、位于沟道区13上表面的栅区4以及位于栅区4与沟 道区13之间的栅氧化层14 ；所述漂移区15由交替排布的η型柱区和ρ型柱区构成；所述 沟槽隔离结构8位于有源区周围；所述电极包括从源区12引出的源极2、从栅区4引出的 栅极3、从漏区16引出的漏极7以及从导电层10引出的导电极1。所述电荷引导层为熔点高于1000°C，且在900°C环境下难以扩散的金属导电层， 或非金属的良导体层。所述电荷引导层的材料为铜；所述阻挡层的材料为氮化钽。所述阻 挡层的厚度为70 80埃。针对不同的金属可选择不同的阻挡层。本专利技术通过在SOI埋氧层下引入一层导电层，将积聚在埋氧层下界面处的电荷释 放，消除纵向电场对ρ/η柱区电荷平衡的影响，进而完全消除衬底辅助耗尽效应，提高器件 的击穿电压。实施例二本实施例提供一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构的制作工 艺，该工艺包括以下步骤1、利用键合工艺实现SOI埋氧层下的导电层；导电层的制作过程为(1)在第一体硅片上淀积一层氮化钽阻挡层(约75埃)，然后淀积一层金属铜，金 属铜的厚度为目标金属导电层厚度的1/2 ；(2)在第二体硅片上热氧化形成二氧化硅层，然后淀积一层氮化钽阻挡层(约75 埃)，最后淀积一层金属铜，金属铜的厚度为目标金属导电层厚度的1/2 ；(3)通过金属键合技术将第一体硅片和第二体硅片键合；(4)利用注氢剥离技术将第二体硅片背部的硅材料进行减薄，其厚度减薄至所需 的SOI顶层硅膜厚度。2、利用STI技术对有源区进行沟槽隔离；3、热氧化本文档来自技高网...

【技术保护点】
一种可完全消除衬底辅助耗尽效应的ＳＯＩ超结ＬＤＭＯＳ结构的制作工艺，其特征在于，所述工艺包括以下步骤：步骤一，利用键合工艺制作ＳＯＩ埋氧层下的导电层；所述导电层的详细制作过程为：（ａ１）在第一体硅片上淀积一层阻挡层，然后再淀积一层电荷引导层，获得第一中间结构；（ａ２）在第二体硅片上热氧化形成二氧化硅层，然后淀积一层阻挡层，最后再淀积一层电荷引导层，获得第二中间结构；（ａ３）通过金属键合技术将所述第一中间结构和第二中间结构键合，获得ＳＯＩ埋氧层下的导电层；（ａ４）利用注氢剥离技术将所述第二体硅片背部的硅材料减薄至所需的ＳＯＩ顶层硅膜厚度；（ａ５）引出导电层；步骤二，在具有导电层的ＳＯＩ衬底上制作超结ＬＤＭＯＳ结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：程新红，何大伟，王中健，徐大伟，宋朝瑞，俞跃辉，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，上海新傲科技股份有限公司，
类型：发明
国别省市：31[中国|上海]