基于差分结构的GaAs逻辑单元及其串并转换电路制造技术

本发明专利技术涉及GaAs逻辑电路，尤其涉及一种基于差分结构的GaAs逻辑单元及其串并转换电路。所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。本发明专利技术所述逻辑单元及串并转换电路，具有结构简单、速度快、功耗低、面积小的优势，并且不同温度和电源电压的变化对其影响较小。

【技术实现步骤摘要】
基于差分结构的GaAs逻辑单元及其串并转换电路
本专利技术涉及GaAs逻辑电路，尤其涉及一种基于差分结构的GaAs逻辑单元及其串并转换电路。
技术介绍
当今电子产品发展的目标之一就是把尽可能多的功能通过一个芯片来实现。得益于半导体制造工艺的不断进步，现在已经可以在一个芯片上集成多种复杂的功能，这种芯片被称之为多功能芯片。多功能芯片可以集成模拟电路、数字电路以及射频电路。在微波与毫米波系统领域，目前已经涌现出大量的采用砷化镓(GaAs)技术的多功能芯片，它们通常会集成数控移相电路、数控衰减电路、放大电路、开关电路以及负责控制串并转换的数字电路。其中串并转换电路用于完成串联输入的数字信号至并联输出的数字信号的转换，从而可以通过一位串联数字信号来实现几十位甚至上百位的内部并联数字信号的控制。GaAs是一种化合物半导体，主要应用于微波与毫米波集成电路，具有低噪声、大功率、高频率、抗辐照等优点。在基于GaAs技术的多功能芯片中，串并转换电路是非常重要的一个组成部分：一方面，它占据较大的芯片面积约为整个芯片面积的1/4至1/3，从而影响整个芯片的成本；另一方面，由于受到GaAs工艺的限制，它的功耗和工作速度无法与CMOS工艺下同等功能电路相媲美，通常串并转换电路功耗约为50mA、工作速度约为10MHz，较低的串并转换电路工作速度导致开关的驱动信号工作速度较慢，从而影响整个多功能芯片的功耗、信号转换时间等关键技术指标。目前国内外基于GaAs技术的串并转换电路及相关研究非常少见。传统的基于GaAs技术的串并转换电路，根据负载电路的不同可以有如下两种典型的实现方法：如图1为以耗尽型场效应管为负载的逻辑单元而构建串并转换电路；如图2为以电阻为负载的逻辑单元而构建串并转换电路。图1为以耗尽型场效应管为负载的逻辑单元，包含一个单端输入逻辑门102和一个耗尽型场效应管101。其中，单端输入逻辑门102依据不同的逻辑功能而有不同的实现方法，比如逻辑“与非”、逻辑“或非”、逻辑“非”等；耗尽型场效应管101作为负载，连接单端输入逻辑门102和“地”GND，在正常工作时，耗尽型场效应管101有稳定的电流流过其源端和漏端。由于耗尽型场效应管101的栅端电压和源端电压相等，场效应管以二极管连接方式在工作，这使得源端看进去的输出阻抗理论上为1/gmgm为其跨导，远小于该场效应管工作在饱和区时呈现的输出阻抗理论值rds。较小的输出阻抗会导致在同等工作速度、同等输出幅度的前提之下，该电路将消耗更多的功耗，以及产生较小的噪声裕量和输出摆动幅度，进而导致基于这种逻辑单元的串并转换电路工作速度低、功耗大、噪声裕量小。但是，它的结构简单，仅包含两个晶体管，使得芯片面积小。图2为以电阻为负载的逻辑单元，包含一个单端输入逻辑门202和一个电阻201。其中，单端输入逻辑门202与单端输入逻辑门102相同，依据不同的逻辑功能而有不同的实现方法，比如逻辑“与非”、逻辑“或非”、逻辑“非”等；电阻201作为负载，连接单端输入逻辑门202和“地”，在正常工作时，电阻201有稳定的电流流过其两端，它的输出阻抗就是电阻的阻抗R。在GaAs工艺中，电阻的阻值越大，电阻的尺寸也就越长，这就使得在同等工作速度、同等输出幅度的前提之下，该电路将需要较大的负载电阻并消耗较大的电流，从而导致它的功耗大、面积大，进而导致基于这种结构的串并转换电路功耗大、面积大。但是，它的电路最简单，加工工艺不复杂，工作速度快。基于GaAs技术，采用上述两种传统的逻辑单元而构建的串并转换电路，均无法在功耗和速度方面取得明显的突破，从而影响了集成串并转换电路的多功能芯片的大规模应用，并已成为业界亟待解决的技术难题。
技术实现思路
本专利技术的目的在于克服上述技术的不足，而提供一种基于差分结构的GaAs逻辑单元及其串并转换电路，该电路结构简单、速度快、功耗低、面积小，并且不同温度和电源电压的变化对其影响较小。本专利技术为实现上述目的，采用以下技术方案：本专利技术提出一种基于差分结构的GaAs逻辑单元，其特征在于：所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。一种基于差分结构的GaAs串并转换电路，其特征在于：包括第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF；其中，N为1、2、3…，以下所指N均相同；所述第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF、第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF均采用上述的基于差分结构的GaAs逻辑单元而构建；其中，第1级单端转差分电路S2D，接收穿行数据信号DATA：DNDN-1…D2D1，以产生差分的数据信号，去触发第1级至第N级触发器电路DFF；第2级单端转差分电路S2D，接收时钟信号CLK，以产生差分的时钟信号，并驱动第1级触发器电路DFF；在差分时钟信号高电平触发下，第1级触发器电路DFF接收所述的差分数据信号以产生经过1个时钟周期延时的差分数据信号去驱动第2级触发器电路DFF和第1级锁存器电路LAT，第2级触发器电路DFF接收所述的经过1个时钟周期延时的差分数据信号以产生经过2个时钟周期延时的差分数据信号去驱动第3级触发器电路DFF和第2级锁存器电路LAT，以此类推，第N级触发器电路DFF接收所述的经过N-1个时钟周期延时的差分数据信号以产生经过N个时钟周期延时的差分数据信号去驱动第N级锁存器电路LAT；在使能信号LE为高电平时，第1级锁存器电路LAT接收第1级触发器电路DFF产生信号以驱动第1级输出缓冲器电路BUF，第2级锁存器电路LAT接收第2级触发器电路DFF产生的输出信号以驱动第2级输出缓冲器电路BUF，以此类推，第N级锁存器电路LAT接收第N级触发器电路DFF产生的输出信号以驱动第N级输出缓冲器电路BUF；第1级输出缓冲器电路BUF接收第1级锁存器电路LAT产生信号以输出差分信号B1+、B1-，第2级输出缓冲器电路BUF接收第2级锁存器电路LAT产生信号以输出差分信号B2+、B2-，以此类推，第N级输出缓冲器电路BUF接收第N级锁存器电路LAT产生信号以输出差分信号BN+、BN-。所述第1级单端转差分电路S2D、第2级单端转差分电路S2D分别包括电阻R5、串联二极管、第一负载和第二负载、增强型场效应管E1和增强型场效应管E2；所述电阻R5连接输入信号端IN和所述串联二极管的输入端，所述串联二极管的输出端连接至所述增强型场效应管E1的栅端以及第一负载的一端，所述第一负载的另外一端连接电源电压VEE；增强型场效应管E1的源端连接至电源电压VEE，增强型场效应管E1的漏端连接至所述第二负载的一端和增强型场效应管E2的栅端以及输出端O-；所述增强型场效应管E2的源端连接至电源电压VEE本文档来自技高网...

【技术保护点】
一种基于差分结构的GaAs逻辑单元，其特征在于：所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。

【技术特征摘要】
1.一种基于差分结构的GaAs逻辑单元，其特征在于：所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。2.一种基于差分结构的GaAs串并转换电路，其特征在于：包括第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF、第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF；其中，N为1、2、3…，以下所指N均相同；所述第1级单端转差分电路S2D、第2级单端转差分电路S2D、第1级至第N级触发器电路DFF、第1级至第N级锁存器电路LAT、第1级至第N级输出缓冲器电路BUF均采用如权利要求1所述的基于差分结构的GaAs逻辑单元而构建；其中，第1级单端转差分电路S2D，接收串行数据信号DATA：DNDN-1…D2D1，以产生差分的数据信号，去触发第1级至第N级触发器电路DFF；第2级单端转差分电路S2D，接收时钟信号CLK，以产生差分的时钟信号，并驱动第1级触发器电路DFF；在差分时钟信号高电平触发下，第1级触发器电路DFF接收所述的差分数据信号以产生经过1个时钟周期延时的差分数据信号去驱动第2级触发器电路DFF和第1级锁存器电路LAT，第2级触发器电路DFF接收所述的经过1个时钟周期延时的差分数据信号以产生经过2个时钟周期延时的差分数据信号去驱动第3级触发器电路DFF和第2级锁存器电路LAT，以此类推，第N级触发器电路DFF接收所述的经过N-1个时钟周期延时的差分数据信号以产生经过N个时钟周期延时的差分数据信号去驱动第N级锁存器电路LAT；在使能信号LE为高电平时，第1级锁存器电路LAT接收第1级触发器电路DFF产生信号以驱动第1级输出缓冲器电路BUF，第2级锁存器电路LAT接收第2级触发器电路DFF产生的输出信号以驱动第2级输出缓冲器电路BUF，以此类推，第N级锁存器电路LAT接收第N级触发器电路DFF产生的输出信号以驱动第N级输出缓冲器电路BUF；第1级输出缓冲器电路BUF接收第1级锁存器电路LAT产生信号以输出差分信号B1+、B1-，第2级输出缓冲器电路BUF接收第2级锁存器电路LAT产生信号以输出差分信号B2+、B2-，以此类推，第N级输出缓冲器电路BUF接收第N级锁存器电路LAT产生信号以输出差分信号BN+、BN-。3.根据权利要求2所述的基于差分结构的GaAs串并转换电路，其特征在于：所述第1级单端转差分电路S2D、第2级单端转差分电路S2D分别包括电阻R5、串联二极管、第一负载和第二负载、增强型场效应管E1和增强型场效应管E2；所述电阻R5连接输入信号端IN和所述串联二极管的输入端，所述串联二极管的输出端连接至所述增强型场效应管E1的栅端以及第一负载的一端，所述第一负载的另外一端连接电源电压VEE；增强型场效应管E1的源端连接至电源电压VEE，增强型场效应管E1的漏端连接至所述第二负载的一端和增强型场效应管E2的栅端以及输出端O-；所述增强型场效应管E2的源端连接至电源电压VEE，增强型场效应管E2的漏端连接至第二负载的一端以及输出端O+。4.根据权利要求3所述的基于差分结构的GaAs串并转换电路，其特征在于：所述串联二极管由6个二极管串联构成；所述第一负载由一个耗尽型场效应管D5和电阻R6构成，所述耗尽型场效应管D5的源端连接电阻R6的一端，电阻R6的另一端则连接至耗尽型场效应管D5的栅端和电源电压VEE，耗尽型场效应管D5的漏端连接至所述串联二级管的输出端和增强型场效应管E1的栅端；所述第二负载由耗尽型场效应管D3和耗尽型场效应管D4以及电阻R3和电阻R4构成，耗尽型场效应管D3的源端连接电阻R3的一端，电阻R3的另一端则连接至耗尽型场效应管D3的栅端、增强型场效应管E1的漏端及输出端O-，耗尽型场效应管D3的漏端连接至地，耗尽型场效应管D4的源端连接电阻R4的一端，电阻R4的另一端则连接至耗尽型场效应管D4的栅端、增强型场效应管E2的漏端及输出端O+，耗尽型场效应管D4的漏端连接至地。5.根据权利要求4所述的基于差分结构的GaAs串并转换电路，其特征在于：所述第1级至第N级触发器电路DFF分别包括第三负载、增强型场效应管E3-E14；输入时钟信号CLK+驱动增强型场效应管E3和增强型场效应管E6的栅端，增强型场效应管E3和增强型场效应管E6的漏端输出分别驱动增强型场效应管E11和增强型场效应管E12的源端，增强型场效应管E11和增强型场效应管E12的漏端输出分别驱动第三负载及增强型场效应管E13和增强型场效应管E14的...

【专利技术属性】
技术研发人员：陈普锋，
申请(专利权)人：陈普锋，
类型：发明
国别省市：天津;12