一种逻辑存储单元自动验证的方法及装置制造方法及图纸

本发明专利技术公开了一种逻辑存储单元自动验证的方法及装置，将一个逻辑芯片中所有逻辑存储单元的相关信息填入通用格式的逻辑存储单元模型文档；根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码；基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码。由于采用在通用格式的逻辑存储单元模型文档中填入逻辑存储单元的相关信息作为设计规范，无需额外编写逻辑存储单元模型文件，在逻辑存储单元的设计及验证方面，提高自动化程度，减少人为参与的工作量、减少人为因素引起的错误。本发明专利技术具有简便、易用、高效、通用性高等特点。

【技术实现步骤摘要】

本专利技术涉及集成电路设计中逻辑验证
，尤其涉及一种逻辑存储单元自动验证的方法及装置。
技术介绍
逻辑存储单兀(寄存器/ 存储器)在 ASIC (Application Specific IntegratedCircuits,专用集成电路)/FPGA(Field-Programmable Gate Array,现场可编程门阵列)设计中是不可或缺的，逻辑存储单元具有数量大和不断变化的特点，在设计和验证过程中给开发和验证工作带来困难。以寄存器为例，一般来说，芯片中的寄存器数目往往达到成百上千个；并且，这些寄存器的设计规范经常需要修改，甚至在验证过程中，寄存器的设计规范仍在变化。 逻辑存储单元的这两个特点使得其维护及验证工作十分困难。一方面在编码阶段，大量的逻辑存储单元的RTL(Register Transfer Level,寄存器传输级)代码的编写较为耗时，验证工程师也需要编写大量的验证代码对它进行功能验证；更重要的是，一旦在设计中增加或减少了逻辑存储单元，或者修改了逻辑存储单元的字段长度、位置、读写性质初始值等属性，开发工程师必须修改逻辑存储单元的设计规范及代码，验证工程师必须本文档来自技高网...

【技术保护点】
一种逻辑存储单元自动验证的方法，其特征在于，包括：将一个逻辑芯片中所有逻辑存储单元的相关信息填入通用格式的逻辑存储单元模型文档；根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码；基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码。

【技术特征摘要】
1.一种逻辑存储单元自动验证的方法，其特征在于，包括 将一个逻辑芯片中所有逻辑存储单元的相关信息填入通用格式的逻辑存储单元模型文档； 根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码； 基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码。2.根据权利要求I所述的方法，其特征在于， 对于逻辑芯片中的寄存器，所述逻辑存储单元相关信息包括寄存器的属性； 对于逻辑芯片中的存储器，所述逻辑存储单元相关信息包括存储器的属性； 所述通用格式的模型文档为通用表格文件或者通用文本文件。3.根据权利要求2所述的方法，其特征在于，所述根据所述逻辑存储单元模型文档生成逻辑存储单元对应的RTL级代码，具体包括 对于逻辑芯片中的寄存器，生成寄存器的RTL级代码的过程如下 将所述逻辑存储单元模型文档转换成逻辑仿真工具可识别的格式； 从转换后的模型文档中读取寄存器的属性，通过逻辑仿真工具生成寄存器的RTL级代码； 对于逻辑芯片中的存储器，生成存储器的RTL级代码的过程如下 从所述逻辑存储单元模型文档中直接读取存储器的属性，输入到逻辑芯片自带的IP核生成工具中，生成存储器的RTL级代码。4.根据权利要求I或2或3所述的方法，其特征在于，所述基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码，具体包括 从所述逻辑存储单元模型文档中读取所有逻辑存储单元的相关信息，为每个逻辑存储单元建立参考模型； 通过将所述参考模型的预期结果与所述RTL级代码仿真的结果进行比较，对逻辑存储单元读写操作进行验证。5.根据权利要求4所述的方法，其特征在于，对于逻辑芯片中的寄存器，所述基于所述逻辑存储单元模型文档验证逻辑存储单元对应的RTL级代码，还包括 通过将所述逻辑存储单元模型文档中逻辑存储单元的属性与逻辑存储单元的RTL级代码仿真的结果进行比较，对逻辑存储单元的复位初值进行验证。6.一种逻辑存储单元自动验...

【专利技术属性】
技术研发人员：洪瑞煌，张轩，陈文军，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：