耗尽型MOSFET制造技术

本实用新型专利技术提供一种耗尽型MOSFET，其中耗尽型MOSFET包括：一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的第二掺杂类型的深阱；以及形成于每个所述深阱中部的第一掺杂类型的离子注入沟道。本实用新型专利技术所提供的耗尽型MOSFET的沟道是通过采用掩膜层的离子注入形成，因其精确的沟道的结构、位置和深度从而能够保证更高的性能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体制造
，特别涉及一种耗尽型MOSFET。技术背景MOSFET分为增强型MOSFET和耗尽型MOSFET。对于耗尽型M0SFET，因为在源漏极的氧化层内掺入了大量离子，即使在栅压VGS=O时，在氧化层的掺杂离子的作用下，衬底表层中会感应出与衬底掺杂类型相反多数载流子形成反型层，即源-漏之间存在沟道，只要在源-漏间加正向电压，就能产生漏极电流；当加上栅压VGS时，会使多数载流子流出沟道，反型层变窄沟道电阻变大，当栅压VGS增大到一定值时，反型层消失，沟道被夹断(耗尽)，耗尽型MOSFET会关断。MOSFET分为增强型MOSFET和耗尽型MOSFET。对于耗尽型M0SFET，因为在源漏极的氧化层内掺入了大量离子，即使在栅压VGS=O时，在氧化层的掺杂离子的作用下，衬底表层中会感应出与衬底掺杂类型相反多数载流子形成反型层，即源-漏之间存在沟道，只要在源-漏间加正向电压，就能产生漏极电流；当加上栅压VGS时，会使多数载流子流出沟道，反型层变窄沟道电阻变大，当栅压VGS增大到一定值时，反型层消失，沟道被夹断(耗尽)，耗尽型MOSFET会关断。以N沟耗尽型MOSFET为例，在栅压VGS=O时，漏源之间的沟道已经存在，所以只要在源漏极之间加上电压VDS，源漏极就有电流ID流通。如果增加栅压VGS，栅极与衬底之间的电场将使沟道中感应更多的电子，沟道变厚，沟道的电导增大。如果在栅极加负电压，即栅压VGS < 0，就会在对应的器件表面感应出正电荷，这些正电荷抵消N沟道中的电子，从而在衬底表面产生一个耗尽层，使沟道变窄，沟道电导减小。当负栅压增大到某一电压Vp时，耗尽区扩展到整个沟道，沟道完全被夹断(耗尽)，这时即使VDS仍存在，也不会产生漏极电流，即ID=0。VP称为夹断电压或阈值电压。传统技术在制造耗尽型MOSFET时，预先在栅极氧化层中掺入大量的正离子，当VGS=O时，这些正离子产生的电场能在P型衬底中“感应”出足够的电子，形成N型沟道。即在传统技术中，耗尽型MOSFET的沟道是通过栅极氧化层中的掺杂离子感应形成的，因此沟道的结构、位置和深度都是取决于栅极氧化层中的离子掺杂情况，并不容易确定。众所周知，耗尽型MOSFET沟道的宽长比会影响沟道的跨导，从而会影响耗尽型MOSFET的饱和电流、漏电流以及夹断电压等许多重要参数。而传统的耗尽型MOSFET的制造方法因为其对沟道的位置以及沟道的深度控制不够准确，同时对氧化层的离子注入也会对其他区域(例如源极区域和漏极区域)造成不利影响，从而无法制造出高品质的耗尽型MOSFET。因此如何精确控制沟道的结构、位置和深度在耗尽型MOSFET的制造过程中已经成为一个急需解决的问题了。
技术实现思路
本技术提供一种耗尽型M0SFET，以达到能够准确控制沟道的结构、位置以及沟道深度的目的。为解决上述技术问题，本技术提供一种耗尽型M0SFET，包括一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的第二掺 杂类型的深阱；以及形成于所述深阱中部的第一掺杂类型的离子注入沟道。可选的，所述耗尽型MOSFET还包括形成于所述沟道上方的栅极结构；形成于所述栅极结构两侧深阱内的源极区域和漏极区域。可选的，在所述栅极结构包括栅极氧化层和栅极。可选的，所述栅极氧化层为氧化硅。可选的，所述栅极为多晶硅、掺杂多晶硅或者铝中的一种。在本技术中的耗尽型MOSFET结构中，其沟道是通过使用掩膜层进行离子注入形成的，并非传统技术中的通过掺杂的栅极氧化层感应生成沟道。通过使用掩膜层进行离子注入生成的沟道，可以通过掩膜层精确控制沟道的位置和结构，通过调整离子注入的条件以精确控制沟道深度以及掺杂浓度等参数。精确的沟道的结构、位置和深度能够保证高性能的耗尽型MOSFET。附图说明图I-图7为本技术实施例一的耗尽型MOSFET制造方法各步骤中结构剖面图。具体实施方式本技术的核心思想在于利用掩膜层进行离子注入来实现耗尽型MOSFET的沟道，通过使用掩膜层可以实现精确控制沟道的位置和结构，通过调整离子注入的条件以精确控制沟道深度以及掺杂浓度等参数。精确的沟道的结构、位置和深度能够保证高性能的耗尽型MOSFET。为了使本技术的目的，技术方案和优点更加清楚，以下结合附图来进一步做详细说明。如图7所示，本技术一实施例的耗尽型MOSFET包括N型衬底101 ;形成于所述衬底101 —面上的N型外延层102 ;形成于所述N型外延层102内的P型掺杂深阱105 ；成于深阱105中部的N型离子注入沟道108 ;形成于沟道108上并完全覆盖所述沟道108的栅极氧化层109 ;形成于所述栅极氧化层109之上的栅极110 ;以及，形成于栅极110两侧外延层102内和深阱108内的源极区域112和漏极区域113。所述栅极氧化层109和栅极110共同组成栅极结构。下面结合图I至图7对本技术一实施例的耗尽型MOSFET的制造方法的各步骤进行详细说明。如图I所示，提供一 N型衬底101，在所述衬底101上生长N型外延层102。所述外延层102的厚度会影响器件的耐压能力，外延层102的厚度越厚，器件的耐压能力越高。例如，器件耐压要求为600V时，所述外延层102的厚度范围为40iinT60iim。接着，如图2和图3所示，在所述外延层102上形成图形化的第一掩膜层103，形成第一离子注入窗口 104 ;以所述第一掩膜层103为掩膜进行第一次离子注入，在所述外延层102内形成P型深阱105。在本实施例中，第一次离子注入的离子为硼离子，注入能量的范围为40Kev 200Kev，注入剂量为I. 0E13/cnTl. 0E14/cm2。然后，去除第一掩膜层103。完成第一次离子注入之后，进行第一次退火，所述第一次退火的温度范围为IlOO0C 1200°C，所述第一次退火的时间范围为60mirTl80min。接着，如图4和图5所示，在所述外延层102和深阱105上形成图形化的第二掩膜 层106，暴露出深阱105的中部区域形成第二离子注入窗口 107，以所述第二掩膜层106为掩膜进行第二次离子注入，在对应于第二离子注入窗口 107所述深阱105两侧区域形成N型掺杂的离子注入沟道108。所述沟道108的长度范围为liinT3iim。在本实施例中，第二次离子注入的离子为砷离子，第二次离子注入的能量范围为80Kev 200Kev，注入剂量为 1.0E12/cnTl.0E13/cm2。然后，去除第二掩膜层 106。接着，如图6所示，在所述深阱105、沟道108和外延102上沉积形成氧化层和多晶硅层。接着，刻蚀去除部分氧化层和多晶硅层，形成完全覆盖沟道108的栅极氧化层109和栅极110。所述栅极氧化层109和栅极110共同组成栅极结构。本实施例中，氧化层为氧化硅，所述氧化层的厚度范围为600A 1200A ;所述多晶硅层的厚度范围为4000A、8000A。进一步的，为了提高多晶硅的导电性，可以向多晶硅进行离子掺杂，掺杂工艺可以采用P0CL3 (三氯氧磷)扩散工艺或者离子注入工艺。采用P0CL3扩散工艺时，其预括方块电阻范围为15 Q / □ 30 Q / 口。采本文档来自技高网...

【技术保护点】
一种耗尽型MOSFET，其特征在于，包括：一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的第二掺杂类型的深阱；以及形成于所述深阱中部的第一掺杂类型的离子注入沟道。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵金波，王维建，曹俊，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：实用新型
国别省市：