一种基准电压源制造技术

针对现有的基准电压源电路结构复杂、功耗大及面积大的技术问题，本发明专利技术提供一种基准电压源，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管。本发明专利技术实施例提供的基准电压源仅有四个MOS管来实现，结构简单，占用的芯片的面积小，静态功耗也很小。

【技术实现步骤摘要】
【专利摘要】针对现有的基准电压源电路结构复杂、功耗大及面积大的技术问题，本专利技术提供一种基准电压源，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管。本专利技术实施例提供的基准电压源仅有四个MOS管来实现，结构简单，占用的芯片的面积小，静态功耗也很小。【专利说明】一种基准电压源
本专利技术涉及模拟电路领域，尤其涉及一种基准电压源。
技术介绍
基准电压源，作为模拟电路里的核心模块之一，它输出的基准电压值在应用范围内不能受温度影响，且不受供电端提供的电源电压值变化的影响。基准电压源决定着整个电路系统的精度，其重要程度不言而喻。 现有的基准电压源通常采用的是如图1所示的带隙基准电路。该电路需要运放、多个电阻和双极型晶体管阵列来实现。其基本原理是将具有负温度系数的双极晶体管的基极-发射极电压VBE与具有正温度系数的双极晶体管VBE的差值Λ VBE以不同权重相加，使Λ VBE的温度系数刚好抵消VBE的温度系数，得到一个与温度无关的基准电压。但是，该种结构需要运算放大器和双极型晶体管来实现，电路结构复杂，芯片占用面积较大。
技术实现思路
针对前述现有的基准电压源电路功耗大及芯片占用面积大的技术问题，本专利技术提供一种基准电压源。 本专利技术的目的是通过以下技术方案实现的: 一种基准电压源，包括:第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管； 所述第一耗尽型MOS管的源极和栅极连接， 所述第一增强型NMOS管的漏极连接供电端，所述第一增强型NMOS管的源极连接基准电压输出端、所述第一增强型NMOS管的栅极连接所述第二增强型NMOS管的漏极，所述第二增强型NMOS管的源极连接至接地端，所述第二增强型NMOS管的栅极与所述第三增强型NMOS管的栅极共同连接至所述第三增强型NMOS管的漏极，所述第三增强型NMOS管的漏极连接所述第一增强型NMOS管的源极，所述第三增强型NMOS管的源极连接至所述接地端; 所述第一耗尽型MOS管为耗尽型NMOS管，所述第一耗尽型MOS管的漏极与所述供电端连接，所述第一耗尽型MOS管的源极与所述第二增强型NMOS管的漏极连接；或 所述第一耗尽型MOS管为耗尽型PMOS管，所述第一耗尽型MOS管的漏极与所述第二增强型NMOS管的漏极连接，所述第一耗尽型MOS管的源极与所述供电端连接。 本专利技术实施例的基准电压源仅有四个MOS管组成，结构简单，其占用的芯片的面积极小；另外，此基准电压源电路只有两条支路(即由第一耗尽型MOS管和第二增强型NMOS管串联形成的第一支路，以及由第一增强型NMOS管第三增强型NMOS管串联形成的第二支路)，其功耗仅由这两支路的支路电流决定，由于这两路的电流只是MOS管的饱和导通电流，所以其静态功耗也很小。 优选地，基准电压源还包括在所述第一增强型NMOS管的源极和所述第三增强型NMOS管的漏极之间串联的至少一个第四增强型NMOS管； 每个所述第四增强型NMOS管的栅极与漏极连接，每个所述第一增强型NMOS管、所述至少一个第四增强型NMOS管、及所述第三增强型NMOS管之间依次通过上一 NMOS管的源极与下一 NMOS管的漏极连接的方式串联。 优选地，所述第三增强型NMOS管的宽度1与所述第二增强型NMOS管的宽度相同，所述第三增强型NMOS管的长度Ln与所述第二增强型NMOS管的长度相同，所述第一耗尽型MOS管的宽长比为Wd/Ld， 【权利要求】1.一种基准电压源，其特征在于，包括:第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管； 所述第一耗尽型MOS管的源极和栅极连接， 所述第一增强型NMOS管的漏极连接供电端，所述第一增强型NMOS管的源极连接基准电压输出端、所述第一增强型NMOS管的栅极连接所述第二增强型NMOS管的漏极，所述第二增强型NMOS管的源极连接至接地端，所述第二增强型NMOS管的栅极与所述第三增强型NMOS管的栅极共同连接至所述第三增强型NMOS管的漏极，所述第三增强型NMOS管的漏极连接所述第一增强型NMOS管的源极，所述第三增强型NMOS管的源极连接至所述接地端； 所述第一耗尽型MOS管为耗尽型NMOS管，所述第一耗尽型MOS管的漏极与所述供电端连接，所述第一耗尽型MOS管的源极与所述第二增强型NMOS管的漏极连接；或 所述第一耗尽型MOS管为耗尽型PMOS管，所述第一耗尽型MOS管的漏极与所述第二增强型NMOS管的漏极连接，所述第一耗尽型MOS管的源极与所述供电端连接。2.如权利要求1所述的基准电压源，其特征在于，还包括在所述第一增强型NMOS管的源极和所述第三增强型NMOS管的漏极之间串联的至少一个第四增强型NMOS管； 每个所述第四增强型NMOS管的栅极与漏极连接，每个所述第一增强型NMOS管、所述至少一个第四增强型NMOS管、及所述第三增强型NMOS管之间依次通过上一 NMOS管的源极与下一 NMOS管的漏极连接的方式串联。3.如权利要求1或2所述的基准电压源，其特征在于，所述第三增强型NMOS管的宽度Wn与所述第二增强型NMOS管的宽度相同，所述第三增强型NMOS管的长度Ln与所述第二增强型NMOS管的长度相同，所述第一耗尽型MOS管的宽长比为Wd/Ld，其中，&为所述第三增强型NMOS管的阀值电压相对于温度的变化率，^I为所述? dt第一耗尽型MOS管的阀值电压的绝对值相对于温度的变化率，Wn/Ln为所述第二增强型NMOS管和第三增强型NMOS管的宽长比。4.如权利要求3所述的基准电压源，其特征在于，所述第四增强型NMOS管的长度与所述第三增强型NMOS管的长度相同，所述第四增强型NMOS管的宽度与所述第三增强型NMOS管的宽度相同。5.一种基准电压源，其特征在于，包括:耗尽型MOS管和增强型NMOS管； 所述耗尽型MOS管的源极和栅极连接，所述增强型NMOS管的栅极和漏极连接； 所述耗尽型MOS管为耗尽型NMOS管，所述耗尽型MOS管的漏极与供电端连接，所述增强型NMOS管的源极与接地端连接，所述耗尽型MOS管的源极与所述增强型NMOS管的漏极连接，所述耗尽型MOS管的栅极与所述增强型NMOS管的栅极共同连接至基准电压输出端；或 所述耗尽型MOS管为耗尽型PMOS管，所述耗尽型MOS管的源极连接所述供电端，所述增强型NMOS管的源极与接地端连接，所述耗尽型MOS管的漏极与所述增强型NMOS管的漏极连接，所述耗尽型MOS管的漏极与所述增强型NMOS管的漏极共同连接至基准电压输出端。6.如权利要求5所述的基准电压源，其特征在于，所述增强型NMOS管的宽长比为Wn/Ln，所述耗尽型MOS管的宽长比为Wd/Ld，其中，为所述增强型NMOS管的阀值电压相对于温度的变化率，为所述耗dt dt尽型MOS管的阀值电压 的绝对值相对于温度的变化率。【文档编号】G05F1/567GK104181971SQ201310196275【公开日】2014年12月3日 申请日期:2013年5月24日 优先权日:2013年5月24日 【专利技术者】罗广泉, 白本文档来自技高网...

【技术保护点】
一种基准电压源，其特征在于，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管；所述第一耗尽型MOS管的源极和栅极连接，所述第一增强型NMOS管的漏极连接供电端，所述第一增强型NMOS管的源极连接基准电压输出端、所述第一增强型NMOS管的栅极连接所述第二增强型NMOS管的漏极，所述第二增强型NMOS管的源极连接至接地端，所述第二增强型NMOS管的栅极与所述第三增强型NMOS管的栅极共同连接至所述第三增强型NMOS管的漏极，所述第三增强型NMOS管的漏极连接所述第一增强型NMOS管的源极，所述第三增强型NMOS管的源极连接至所述接地端；所述第一耗尽型MOS管为耗尽型NMOS管，所述第一耗尽型MOS管的漏极与所述供电端连接，所述第一耗尽型MOS管的源极与所述第二增强型NMOS管的漏极连接；或所述第一耗尽型MOS管为耗尽型PMOS管，所述第一耗尽型MOS管的漏极与所述第二增强型NMOS管的漏极连接，所述第一耗尽型MOS管的源极与所述供电端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗广泉，白青刚，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：广东;44