本发明专利技术提供一种负基准电压产生电路及负基准电压产生系统。所述负基准电压产生电路包括：差分放大器，具有非反相输入端子、反相输入端子及输出端子且是以正侧电源电压与负侧电源电压所驱动的差分放大器，从所述输出端子经由第一电阻连接所述非反相输入端子，并从所述输出端子经由第二电阻连接所述反相输入端子；第一二极管，具有连接所述差分放大器的非反相输入端子的阴极及接地的阳极；多个第二二极管，分别具有连接规定连接点的阴极与接地的阳极，且彼此并联连接；以及第三电阻，连接在所述连接点与所述差分放大器的反相输入端子之间。
【技术实现步骤摘要】
本专利技术是有关于一种例如用于或非(NOR)型闪存(flash memory)的负基准电压产生电路、以及使用该负基准电压产生电路的负基准电压产生系统。
技术介绍
图7A及图7B分别为现有技术例1的NOR型快闪存储单元(cell)的纵剖面图，是显示以最大电压18V或者10V进行富尔诺罕(Fowler-Nordheim)的编程(program)/擦除(eraser)动作时所需的电压关系图。图7A及图7B中，100为半导体基板，101为控制栅极(control gate)，102为源极(source)，103为漏极(drain)，104为浮动栅极(floating gate)。例如，NOR型闪存在随机存取(random access)时需要高速性能(performance)，如图7A及图7B所示，为了编程/擦除动作，取代正的高电压而使用10V等正的中间电压及-8V等负的中间电压。藉由使用该些正的中间电压及负的中间电压，用于周边电路的金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管(transistor)显示出比高电压晶体管更高的性能。这是因为可使用薄的栅极氧化膜及短的栅极长度。为了产生正的电压，一般多使用带隙参考(bandgap reference，BGK)电压产生电路，例如使用于与非(NAND)型闪存的周边电路。现有技术文献专利文献专利文献1：美国申请公开第2012/0218032号说明书专利文献2：日本特开2009-016929号公报专利文献3：日本特开2009-074973号公报专利文献4：美国申请公开第2008/0018318说明书[专利技术所解决的问题]然而，为了产生负电压，一般并非使用产生负电压的BGR电压产生电
路，而是使用如图8及图9所述的正电压的BGR电压产生电路来产生负电压基准。图8是显示专利文献1中公开的现有技术例2的负电压产生器的结构的电路图。图8中，负电压产生器包括电阻R21、R22、差分放大器20及电荷泵(charge pump)21。此处，Vdd为正的电源电压，Vss为接地电压，被施加至电阻R21的正的电源电压Vpp是依照正基准电压PVref而受到调节(regulate)。由图8的负电压产生器所产生的负电压Vneg以下式表示。Vneg＝-R22/R21×Vpp+(1+R22/R21)×PVref (1)图9是显示专利文献2及专利文献3中公开的现在技术例3的负电压产生电路的结构的电路图。图9中，负电压产生电路包括差分放大器31、32、P通道(channel)MOS晶体管(以下称作PMOS晶体管)P31、P32、电阻R31、R32以及电荷泵33。此处，Vdd为正的电源电压，Vss为接地电压。而且，PMOS晶体管P31、P32构成电流镜(current mirror)电路，分别使相同的基准电流Iref流经电阻R31、R32。由图9的负电压产生电路产生的负电压Vneg以下式表示。Vneg＝-Iref×R32+PVref (2)Iref＝PVref/R31 (3)但是，考虑到，若可使用负基准电压NVref，便可产生更准确的负电压Vneg，电路结构亦变得简单。为了产生负电压Vneg＝-10V，若负基准电压NVref＝-1.0V±0.1V，则负电压Vneg以10倍的误差被控制为-10V±1V，因此该负电压产生电路需要与BGR电压产生电路同样的准确度即±0.01V。图10是显示使用该概念的负电压产生电路的结构例的电路图，与使用正的基准电压的正的升压电压产生电路的结构相同。图10的负电压产生电路包括电阻R41、R42、差分放大器41以及电荷泵42。图10中，构成分压电路的电阻R41、R42能以2个电容器(capacitor)的串联电路来置换。此处，由图10的负电压产生电路产生的负电压以下式表示。Vneg＝(R42/R41+1)×NVref (4)问题是实现精度良好地产生该负基准电压NVref的电路，图11是显示现有技术例4的负基准电压产生电路的结构的电路图。图11的负基准电压产生电路包括基于正基准电压PVref而产生基准电流Iref的电流源50、电
阻R51、R52以及N通道MOS晶体管(以下称作NMOS晶体管)N51、N52。由图11的负基准电压产生电路产生的负基准电压NVref以下式表示。NVref＝-Iref×R52 (5)图12是显示现有技术例5的负基准电压产生电路的结构的电路图。图12的负基准电压产生电路包括电阻R61、R62以及差分放大器60。由图12的负基准电压产生电路产生的负基准电压NVref以下式表示。NVref＝-PVref×R62/R61 (6)在以上的现有技术例的控制电路中，存在下述问题，即：负基准电压是由正基准电压PVref而获得，因而具有正基准电压PVref的精度，此外还会带有若干误差。该现有技术例的控制电路被分类成以下的两个类型(type)。(类型1(图11))由正基准电压PVref产生基准电流Iref，基于基准电流Iref，作为Iref·R而产生负基准电压NVref(例如参照专利文献4)。此时，由于使用电流镜，因此动作条件完全不同，因而会进一步带有误差，且会进一步带有多余的差分放大器的偏差(offset)。(类型2(图12))采用比较正基准电压PVref与负基准电压NVref的电路，使用来自天线(antenna)电源的正基准电压PVref产生反相的负基准电压NVref。此时，使用正基准电压PVref来作为电源，因此会加上该产生时的误差及因减去电流引起的压降的误差。图13是显示比较例1的BGR型正基准电压产生电路的结构的电路图。图13中，比较例1的BGR型正基准电压产生电路包括：(1)作为运算放大器(operational amplifier)的差分放大器1；(2)反馈电阻(feedback resistor)Rc，连接在差分放大器1的输出端子与非反相输入端子之间；(3)反馈电阻Rc，连接在差分放大器1的输出端子与反相输入端子之间；(4)二极管(diode)Dc，具有连接于差分放大器1的非反相输入端子的阳极(anode)与接地的阴极(cathode)；以及(5)多个m个二极管D1～Dm，分别具有经由电阻Rb连接于差分放大器1的反相输入端子的阳极与接地的阴极，且彼此并联连接。以上述方式构成的比较例1的BGR型正基准电压产生电路是从差分放
大器1的输出端子产生正基准电压PVbgr并输出。图14A是显示比较例2的BGR型正基准电压产生电路的结构的电路图，图14B是显示图14A的BGR型正基准电压产生电路的各PNP型晶体管的结构的纵剖面图。图14A中，比较例2的BGR型正基准电压产生电路与图13的BGR型正基准电压产生电路相比，以下方面不同。(1)取代二极管Dc而具备二极管连接的PNP型晶体管Qc。(2)取代二极管D1～Dm的并联电路而具备多个m个PNP型晶体管Q1～Qm，所述多个m个PNP型晶体管Q1～Qm彼此并联连接，且各自独立地二极管连接。图14B中，在P型半导体基板10中注入磷等N型杂质而形成N井(well)11，形成具有发射极(emitter)E本文档来自技高网...
【技术保护点】
一种负基准电压产生电路，其使用带隙参考产生负基准电压，所述负基准电压产生电路的特征在于包括：差分放大器，具有非反相输入端子、反相输入端子及输出端子，且是以正侧电源电压与负侧电源电压所驱动的所述差分放大器，从所述输出端子经由第一电阻连接于所述非反相输入端子，并从所述输出端子经由第二电阻连接于所述反相输入端子；第一二极管，具有连接于所述差分放大器的所述非反相输入端子的阴极及接地的阳极；多个第二二极管，分别具有连接于规定连接点的阴极与接地的阳极，且彼此并联连接；以及第三电阻，连接在所述连接点与所述差分放大器的所述反相输入端子之间。
【技术特征摘要】
2015.01.13 JP 2015-0043521.一种负基准电压产生电路，其使用带隙参考产生负基准电压，所述负基准电压产生电路的特征在于包括：差分放大器，具有非反相输入端子、反相输入端子及输出端子，且是以正侧电源电压与负侧电源电压所驱动的所述差分放大器，从所述输出端子经由第一电阻连接于所述非反相输入端子，并从所述输出端子经由第二电阻连接于所述反相输入端子；第一二极管，具有连接于所述差分放大器的所述非反相输入端子的阴极及接地的阳极；多个第二二极管，分别具有连接于规定连接点的阴极与接地的阳极，且彼此并联连接；以及第三电阻，连接在所述连接点与所述差分放大器的所述反相输入端子之间。2.如权利要求1所述的负基准电压产生电路，其中向半导体基板注入P型杂质而形成P井，在所述P井的中央部形成N+杂质区域而形成阴极，在围绕所述阴极的位置形成P+杂质区域而形成阳极，藉此构成所述第一二极管及所述多个第二二极管。3.如权利要求2所述的负基准电压产生电路，其中在位于所述第一二极管及所述多个第二二极管外侧的所述半导体基板形成P+杂质区域，藉此构成基板分接头。4.如权利要求1所述的负基准电压产生电路，其中向半导体基板注入N型杂质而形成N井，在所述N井中注入P型杂质而形成P井，在所述P井的中央部形成N+杂质区域而形成阴极，在围绕所述阴极的位置形成P+杂质区域而形成阳极，藉此构成所述第一二极管及所述多个第二二极管。5.如权利要求4所述的负基准电压产生电路，其中藉由在所述N井形成N+杂质区域而构成第一基板分接头，藉由在所述半导体基板形成P+杂质区域而构成第二基板分接头。6.如权利要求1所述的负基准电压产生电路，其中所述第一二极管及所述多个第二二极管包含具有三井结构的NPN型晶体管的基极-...
【专利技术属性】
技术研发人员：荒川秀贵，伊藤伸彦，前田辉彰，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。