一种超低功耗高电源抑制比电压基准源电路制造技术

本发明专利技术提供一种超低功耗高电源抑制比电压基准源电路，包括顺次电连接的启动电路单元、电流产生电路单元及输出电压基准电路单元；所述启动电路单元用于提供启动电压，避免电压基准源电路工作在零状态区；所述电流产生电路单元用于为输出电压基准电路单元产生工作电流，同时使电压基准源电路的功耗降低；所述输出电压基准电路单元用于实现零温度系数和高电源抑制比的电压基准输出。本发明专利技术具有超低功耗、低温度系数、高电源抑制比、较宽的工作电压范围和面积小的优点。

【技术实现步骤摘要】

本专利技术涉及电压基准源电路领域，更具体地，涉及一种超低功耗高电源抑制比电压基准源电路。
技术介绍
基准源电路具有与电源电压、工艺、温度变化几乎无关的突出优点，因此被广泛地应用于高精度的比较器、A/D或D/A转换器、LDO稳压器以及其他许多模拟集成电路中，其提供的参考电压的精度和稳定性决定了整个系统的最终性能。基准源电路设计时主要考虑以下几个性能指标：温度系数、工作电压范围、电源抑制比以及功耗。温度系数越低即基准源电路的输出电压受温度影响越小，电压越稳定；较大的工作范围可使基准源电路更加适用于不同的电路中；高电源抑制比说明基准源输出受输入电压的变化影响很小，从而更加稳定；低功耗是现在对电源管理芯片的要求。在基准源设计中，为了得到与温度无关的量，通常是用两个具有相反温度系数的量以适当的权重相加。双极型晶体管的基极-发射极电压VBE具有负温度系数，不同发射结电流密度下的两个基发射结电压之差ΔVBE具有正温度系数，将两者线性叠加，那么在理论上能得到零温度系数的基准电压。图1是现有的带隙基准电路。这里，放大器以X、Y作为输入，运放的高增益使X、Y两点的电位近似相等，且R1＝R2，所以流过两个三极管的电流相等，可以得到表达式：VBE1＝VBE2+R3I(1)Q1和Q2基极-发射极电压之差为VBE1-VBE2＝VTlnn(2)由此可以得到输出电压的表达式：Vout=VBE2+VTlnnR3(R2+R3)=VBE2+VTlnn(1+R2R3)---(3)]]>通过合理设置n与电阻R的取值，则得到零温度系数。随着便携式电子设备的大规模应用和发展，芯片的低功耗成为了芯片设计的关键指标，芯片的工作电压也越来越低。这种传统的带隙基准电路过高的输出电压(1.2V)和难以降低的功耗，以及较大的电路面积(电阻的使用)在一定程度上限制了其进一步的发展和应用。
技术实现思路
本专利技术克服上述现有技术所述的高功耗的缺陷，提供一种超低功耗高电源抑制比电压基准源电路，具有超低功耗、低温度系数、高电源抑制比、较宽的工作电压范围和面积小的优点。为解决上述技术问题，本专利技术的技术方案如下：一种超低功耗高电源抑制比电压基准源电路，包括顺次电连接的启动电路单元、电流产生电路单元及输出电压基准电路单元；所述启动电路单元用于提供启动电压，避免电压基准源电路工作在零状态区；所述电流产生电路单元用于为输出电压基准电路单元产生工作电流，同时使电压基准源电路的功耗降低；所述输出电压基准电路单元用于实现零温度系数和高电源抑制比的电压基准输出。在一种优选的方案中，所述启动电路单元包括NMOS管MS1、MS2，以及PMOS管MC，MC的漏极和源极均与电源连接，MC的栅极与MS2的栅极相连，MS2的漏极和源极分别引出第一启动信号输出端和第二启动信号输出端，向电流产生电路单元提供启动信号，MS1的漏极与MS2的栅极连接，MS1的源极接地，MS1的栅极连接到电压基准源输出端VREF。MC的漏极与源极连接在一起，在启动电路中起电容的作用，从而减少了电路结构的面积。在一种优选的方案中，所述电流产生电路单元包括NMOS管M1、M2、M3、M4、M11、M12和PMOS管M13、M14、M15；所述M13、M14和M15以电流镜结构连接，即M13栅极和漏极相连，M13、M14和M15的栅极连接并引出产生电流输出端，且与所述启动电路单元的第一启动信号输出端连接，M13、M14和M15的源极接电源；M3和M4分别接成二极管形式，即M3和M4各自的栅极和漏极相连，M3和M4的源极接地，M1的源极和M3的漏极连接，M1的漏极和M14的漏极连接，M2的源极和M4的漏极连接，M2的漏极和M15的漏极连接，M2的漏极和栅极均与M1的栅极连接，并与所述启动电路单元的第二启动信号输出端连接；M12的栅极与M1的漏极连接，M12的漏极和M13的漏极连接，M11的漏极和M12的源极连接，M11的栅极接到漏极，连接成二极管形式，M11的源极接地。在一种优选的方案中，所述电流产生电路单元中的M1、M2工作在饱和区，M3、M4、M11、M12、M13、M14、M15工作在亚阈值区。在一种优选的方案中，所述输出电压基准电路单元包括PMOS管M10、M16、M17、M18和NMOS管M5、M6、M7、M8、M9；所述M16、M17、M18的栅极相连，作为输出电压基准电路单元的输入端，与所述电流产生电路单元的产生电流输出端连接，M16、M17、M18的源极接电源，M5的漏极和栅极以及M6的栅极与M16的漏极连接，M6的漏极与M5的源极连接，M6的源极接地，M7的源极与M6的漏极连接，M7的漏极与M17的漏极连接，M7的栅极接到基准输出端；M8的漏极接电源，M8的栅极与M7的漏极连接，M9的漏极与M8的源极连接，M9的栅极接到所述M4的栅极，M10的栅极与M9的漏极连接，M9的源极与M10的漏极接地，M10的源极与M18的漏极连接，并连接到电压基准源输出端VREF。M8、M9、M10和M18引入了负反馈，使得VREF端的输出电阻大大减小，从而大大提高了电源抑制比。在一种优选的方案中，所述输出电压基准源电路单元中所有MOS管均是工作在亚阈值区。在一种优选的方案中，所述电源的电压为1.8V。与现有技术相比，本专利技术技术方案的有益效果是：本专利技术提供一种超低功耗高电源抑制比电压基准源电路，包括顺次电连接的启动电路单元、电流产生电路单元及输出电压基准电路单元；所述启动电路单元用于提供启动电压，避免电压基准源电路工作在零状态区；所述电流产生电路单元用于为输出电压基准电路单元产生工作电流，同时使电压基准源电路的功耗降低；所述输出电压基准电路单元用于实现零温度系数和高电源抑制比的电压基准输出。本专利技术具有超低功耗、低温度系数、高电源抑制比、较宽的工作电压范围和面积小的优点。附图说明图1为是现有的带隙基准电路的电路图图2为本专利技术超低功耗高电源抑制比电压基准源电路的电路图。具体实施方式附图仅用于示例性说明，不能理解为对本专利的限制；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。下面结合附图和实施例对本专利技术的技术方案做进一步的说明。实施例1如图2所示，一种超低功耗高电源抑制比电压基准源电路，包括顺次电连接的启动电路单元、电流产生电路单元及输出电压基准电路单元；所本文档来自技高网...

【技术保护点】
一种超低功耗高电源抑制比电压基准源电路，其特征在于，包括顺次电连接的启动电路单元、电流产生电路单元及输出电压基准电路单元；所述启动电路单元用于提供启动电压，避免电压基准源电路工作在零状态区；所述电流产生电路单元用于为输出电压基准电路单元产生工作电流，同时使电压基准源电路的功耗降低；所述输出电压基准电路单元用于实现零温度系数和高电源抑制比的电压基准输出。

【技术特征摘要】
1.一种超低功耗高电源抑制比电压基准源电路，其特征在于，包括顺次电
连接的启动电路单元、电流产生电路单元及输出电压基准电路单元；
所述启动电路单元用于提供启动电压，避免电压基准源电路工作在零状态
区；
所述电流产生电路单元用于为输出电压基准电路单元产生工作电流，同时使
电压基准源电路的功耗降低；
所述输出电压基准电路单元用于实现零温度系数和高电源抑制比的电压基
准输出。
2.根据权利要求1所述的超低功耗高电源抑制比电压基准源电路，其特征
在于，所述启动电路单元包括NMOS管MS1、MS2，以及PMOS管MC，MC
的漏极和源极均与电源连接，MC的栅极与MS2的栅极相连，MS2的漏极和
源极分别引出第一启动信号输出端和第二启动信号输出端，向电流产生电路单元
提供启动信号，MS1的漏极与MS2的栅极连接，MS1的源极接地，MS1的栅
极连接到电压基准源输出端VREF。
3.根据权利要求2所述的超低功耗高电源抑制比电压基准源电路，其特征
在于，所述电流产生电路单元包括NMOS管M1、M2、M3、M4、M11、M12
和PMOS管M13、M14、M15；所述M13、M14和M15以电流镜结构连接，即
M13栅极和漏极相连，M13、M14和M15的栅极连接并引出产生电流输出端，
且与所述启动电路单元的第一启动信号输出端连接，M13、M14和M15的源极
接电源；M3和M4分别接成二极管形式，即M3和M4各自的栅极和漏极相连，
M3和M4的源极接地，M1的源极和M3的漏极连接，M1的漏极和M14的漏极
连接，M2的源极和M4的漏极连接，M2的漏极和M15的漏极连接，M2的漏
极和栅极均与M1的栅极连接，...

【专利技术属性】
技术研发人员：谭洪舟，李毓鳌，曾衍瀚，王阳，唐诗豪，张鑫，
申请(专利权)人：广东顺德中山大学卡内基梅隆大学国际联合研究院，中山大学，中山大学花都产业科技研究院，
类型：发明
国别省市：广东;44