一种带隙基准电路中的不使用倒比管的反馈式启动电路制造技术

本发明专利技术公开了一种带隙基准电路中的不使用倒比管的反馈式启动电路，包括电源产生模块vdd_gen、带隙基准模块bandgap和LDO反馈电路；所述电源产生模块vdd_gen产生各种偏置电压供本模块和其他模块使用；所述带隙基准模块bandgap用于带隙电压；所述LDO反馈电路产生各种电流漏并用于稳定带隙基准模块bandgap的输出电压。本发明专利技术中启动电路未使用倒比管，带有反馈电路，能自动关断启动电路，能很好地偏离电路的非平衡状态。

【技术实现步骤摘要】
一种带隙基准电路中的不使用倒比管的反馈式启动电路
本专利技术属于集成电路设计领域，具体的说是一种安全、稳定的带隙基准电路，其中启动电路不使用倒比管。
技术介绍
基准电压源常见的有齐纳二极管、隐埋二极管和带隙基准电压源(BGR)3种，其中BGR具有低温度系数、高电源抑制比等优点，是设计一个与温度无关的基准源最常用的方法，其主要工作原理是利用MOS管PN结电压VBE的负温度系数特性和ΔVBE的正温度系数特性，将两者进行适当加权相加，温度系数相互抵消，以此来获得与温度无关的基准电压，这是由Widlar首次提出的。传统的装置如图1所示。由于运放深度反馈使得正负两端的电压相等。IC表示三极管的集电极电流，IS表示饱和电流，因此：其中VT具有正温度系数，VBE3具有负温度系数，只要适当地选择R1、R2和N，就可以得到与温度无关的带隙基准电压。现有的用于带隙基准当中的启动电路通常会使用倒比管。
技术实现思路
鉴于此，本专利技术的目的是提供一种带隙基准电路中的不使用倒比管的反馈式启动电路。本专利技术的目的是通过以下技术方案实现的，一种带隙基准电路中的不使用倒比管的反馈式启动电路，包括电源产生模块vdd_gen、带隙基准模块bandgap和LDO反馈电路；所述电源产生模块vdd_gen产生各种偏置电压供本模块和其他模块使用；所述带隙基准模块bandgap用于带隙电压；所述LDO反馈电路产生各种电流漏并用于稳定带隙基准模块bandgap的输出电压。进一步，所述LDO反馈电路包括具有正、反向输入端的放大电路、MOS管M67、MOS管M68、MOS管M55和MOS管M57，所述放大电路的反向输入端与带隙基准模块bandgap的输出端连接，放大电路的正向输入端与MOS管M68的漏极连接，放大电路的输出端分别与MOS管M67的栅极、MOS管M55的栅极连接，MOS管M67的漏极与MOS管M68的源极连接，MOS管M68的漏极经电阻R1接地，MOS管M55的漏极与MOS管M57的源极连接，MOS管M57的漏极经电阻R2接地，所述MOS管67的源极、MOS管M55的源极分别与电源VCC连接。进一步，启动电路包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M7、MOS管M10、MOS管M11、MOS管M14、MOS管M15、MOS管M16和MOS管M17；所述MOS管M15的源极、MOS管M14的源极、MOS管M16的源极、MOS管M17的源极分别接节点vcc2，MOS管M16的漏极接节点Vdd，MOS管M15的栅极、MOS管M16的栅极、MOS管M17的栅极、MOS管M14的漏极分别与节点basep连接，MOS管M15的漏极经电阻接地，MOS管M15的漏极与栅极连接，MOS管M14的栅极为节点A，MOS管M17的漏极分别与MOS管M20的栅极、MOS管M21的栅极连接，MOS管M21的栅极为节点B，MOS管M20的源极经电阻与第一三极管的发射极连接，MOS管M20的漏极分别与MOS管M18的漏极、MOS管M18的栅极、MOS管M19的栅极、MOS管M25的栅极连接，MOS管M18的源极、MOS管M19的源极、MOS管M25的源极连接，MOS管M19的漏极分别与MOS管M21的漏极、MOS管M21的栅极连接，MOS管M21的源极与第二三极管的发射极连接，第二三极管的基极、第一三极管的基极、第一三极管的集电极和第二三极管的集电极接地，MOS管M25的漏极分别与MOS管M26的漏极、MOS管M27的栅极、MOS管M1的栅极、MOS管M6的栅极连接并接节点basen1，MOS管M26的栅极接节点basen2，MOS管M26的源极接MOS管M27的漏极，MOS管M27的源极接地，MOS管M6的漏极与源极接地，MOS管M1的栅极与MOS管M5的栅极连接并接节点basen1，MOS管M1的漏极分别与MOS管M2的漏极、MOS管M2的栅极、MOS管M3的栅极、MOS管M11的栅极连接，MOS管M2的源极与MOS管M3的源极连接并接节点vcc2，MOS管M3的漏极分别与MOS管M4的漏极、MOS管M9的漏极、MOS管M4的栅极、MOS管M7的栅极连接并同时接节点basen2，MOS管M9的栅极接节点basep，MOS管M9的源极与MOS管M10的源极连接，M10的漏极与MOS管M11的源极连接，MOS管M10的栅极与MOS管M11的漏极、MOS管M7的漏极连接并接节点A，MOS管M7的源极与MOS管M5的漏极连接，MOS管M4的源极、MOS管M1的源极、MOS管M5的源极分别接地。由于采用了上述技术方案，本专利技术具有如下的优点：本专利技术中启动电路未使用倒比管，带有反馈电路，能自动关断启动电路，能很好地偏离电路的非平衡状态。附图说明为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步的详细描述，其中：图1为带隙基准传统电路；图2为vdd_gen模块结构图；图3为bandgap模块架构图；图4为LDO模块结构图；图5为顶层结构；图6为与启动电路相关的结构图。具体实施方式以下将结合附图，对本专利技术的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本专利技术，而不是为了限制本专利技术的保护范围。一种带隙基准电路中的不使用倒比管的反馈式启动电路，包括电源产生模块vdd_gen、带隙基准模块bandgap、LDO反馈电路、启动电路、带隙基准电压源和偏置电路；如图2所示为本专利技术所提出的电源产生模块vdd_gen，所述电源产生模块vdd_gen包括MOS管M1～MOS管M16，除MOS管M7、MOS管M8、MOS管M11、MOS管M13外，其余MOS管的源极与衬底连接；所述MOS管M1的源极接地，MOS管M1的栅极接节点basen1，MOS管M1的漏极分别与MOS管M2的栅极、MOS管M2的漏极、MOS管M3的栅极连接，MOS管M3的栅极接节点vp2，MOS管M2的源极接节点vcc2，MOS管M3的源极接节点vcc2，MOS管M3的漏极分别与MOS管M4的漏极、MOS管M9的漏极、MOS管M8的栅极、MOS管M4的栅极、MOS管M7的栅极连接，MOS管M4的源极分别与MOS管M5的源极、MOS管M6的源极连接并接地；MOS管M5的栅极、MOS管M6的栅极分别与MOS管M1的栅极连接，MOS管M5的源极与MOS管M7的衬底连接，MOS管M5的漏极与MOS管M7的源极连接，MOS管M6的源极与MOS管M8的衬底连接，MOS管M6的漏极与MOS管M8的源极连接；MOS管M8的漏极接节点id，MOS管M8的栅极接节点basen2，MOS管M7的漏极分别与MOS管M11的漏极、MOS管M10的栅极连接，MOS管M11的栅极接节点vp2，MOS管M11的源极与MOS管M10的漏极连接，MOS管M11的衬底与MOS管M10的衬底连接，MOS管M10的源极、MOS管M9的源极、MOS管M12的源极、MOS管M14的源极、MOS管M15的源极、MOS管M16的源极、第一二极管的阴极、电容的一端接节点vcc，第一二极管的阳极接地，电容的另一端接地；MOS管M9的栅极接节点basep，MOS管M12的源极与MOSM13的衬底连接，MOS管M本文档来自技高网...

【技术保护点】
一种带隙基准电路中的不使用倒比管的反馈式启动电路，其特征在于：包括电源产生模块vdd_gen、带隙基准模块bandgap和LDO反馈电路；所述电源产生模块vdd_gen产生各种偏置电压供本模块和其他模块使用；所述带隙基准模块bandgap用于带隙电压；所述LDO反馈电路产生各种电流漏并用于稳定带隙基准模块bandgap的输出电压。

【技术特征摘要】
1.一种带隙基准电路中的不使用倒比管的反馈式启动电路，其特征在于：包括电源产生模块vdd_gen、带隙基准模块bandgap和LDO反馈电路；所述电源产生模块vdd_gen产生各种偏置电压供本模块和其他模块使用；所述带隙基准模块bandgap用于带隙电压；所述LDO反馈电路产生各种电流漏并用于稳定带隙基准模块bandgap的输出电压。2.根据权利要求1所述的一种带隙基准电路中的不使用倒比管的反馈式启动电路，其特征在于：所述LDO反馈电路包括具有正、反向输入端的放大电路、MOS管M67、MOS管M68、MOS管M55和MOS管M57，所述放大电路的反向输入端与带隙基准模块bandgap的输出端连接，放大电路的正向输入端与MOS管M68的漏极连接，放大电路的输出端分别与MOS管M67的栅极、MOS管M55的栅极连接，MOS管M67的漏极与MOS管M68的源极连接，MOS管M68的漏极经电阻R1接地，MOS管M55的漏极与MOS管M57的源极连接，MOS管M57的漏极经电阻R2接地，所述MOS管67的源极、MOS管M55的源极分别与电源VCC连接。3.根据权利要求1所述的一种带隙基准电路中的不使用倒比管的反馈式启动电路，其特征在于：启动电路包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M7、MOS管M10、MOS管M11、MOS管M14、MOS管M15、MOS管M16和MOS管M17；所述MOS管M15的源极、MOS管M14的源极、MOS管M16的源极、MOS管M17的源极分别接节点vcc2，MOS管M16的漏极接节点Vdd，MOS管M15的栅极、MOS管M16的栅极、MOS管M17的栅极、MOS管M14的漏极分别与节点basep连接，MOS管M15的漏极经电阻接地，MOS管M15的漏...

【专利技术属性】
技术研发人员：唐枋，叶楷，黄莎琳，殷鹏，陈卓，李世平，舒洲，王忠杰，李明东，夏迎军，
申请(专利权)人：重庆湃芯微电子有限公司，
类型：发明
国别省市：重庆,50