线性温度系数补偿的带隙电压基准电路制造技术

本发明专利技术提供一种线性温度系数补偿的带隙电压基准电路，包括：MOSFET阈值电压提取模块，用于提取具有线性负温度特性的阈值电压；正温系数电压提取模块，用于提取具有线性正温度特性的正温系数电压；以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。本发明专利技术通过线性温度系数补偿方法对带隙电压基准电路进行补偿，由MOSFET阈值电压提取模块的电路设计产生与温度呈负线性关系的阈值电压，由正温系数电压提取模块产生与温度呈正线性关系的正温系数电压，利用权重相加模块将两个温度系数正负相反的电压进行权重相加即可获得零温度系数的基准电压，实现带隙电压基准电路的超低温度系数。

【技术实现步骤摘要】

本专利技术涉及集成电路
，特别涉及一种线性温度系数补偿的带隙电压基准电路。
技术介绍
带隙电压基准电路具有低温度系数、低电源电压以及可与标准CMOS工艺兼容等优点被广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路中。带隙电压基准电路输出电压的稳定性以及抗噪声能力影响着各种应用系统的精度，随着应用系统精度的提高，亟待出现超低甚至零温度系数的带隙电压基准电路。传统带隙电压基准电路的温度补偿方法有低阶温度补偿和高阶温度补偿。其中，低阶温度补偿通常是指将具有负温度系数的双极晶体管的基极-发射极电压VBE和具有正温度系数的两个VBE的差值ΔVBE相加，来降低输出电压的温度系数，由于VBE是温度的高阶函数，其温度特性不是线性的，而ΔVBE的温度特性是一阶线性的，因此使用这两个物理量相互补偿，其温度系数难以降低到10ppm/℃以下。而在高阶温度补偿技术中，有利用电阻的高阶温度特性进行温度补偿的例子，在该示例中基准电压的温度系数能够降低到5.3ppm/℃，但在实际工艺制作中存在电阻失配的问题；还有利用双极晶体管的电压差形成高阶温度电路来进行温度补偿的例子，采用该方法温度系数能够降低到7.5ppm/℃，但该方法在电路中有电阻回路，影响基准电压的精度；还存在利用电压和电阻形成高阶温度补偿的例子，此种方法的电阻温度系数可降低至4ppm/℃，但这种结构直接将电流并入电流镜中，存在电流镜匹配精度的问题。总之，虽然高阶温度补偿方法能够将温度系数降低到10ppm/℃以下，但是其电路的复杂程度及功耗都将成倍增加。
技术实现思路
为了解决上述问题，本专利技术提供一种带隙电压基准电路，通过线性温度系数补偿获得零温度系数的基准电压。本专利技术采用的技术方案为：一种线性温度系数补偿的带隙电压基准电路，包括：MOSFET阈值电压提取模块，用于提取与温度呈负线性关系的阈值电压，所述MOSFET阈值电压提取模块包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一运算放大器；其中，第一PMOS晶体管的源极连接电源电压VDD，第一PMOS晶体管的栅极和漏极与第三PMOS晶体管的源极相连，第二PMOS晶体管的源极连接电源电压VDD，第四PMOS晶体管的源极连接电源电压VDD，第二PMOS晶体管的栅极与第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极相连；第二PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第三PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极相连；第一运算放大器的正输入端与第二PMOS晶体管的栅极、第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极、第二NMOS晶体管的漏极相连，第一运算放大器的负输入端与第二PMOS晶体管的漏极、第一NMOS晶体管的漏极相连，第一运算放大器的输出端与第一NMOS晶体管的栅极、第二NMOS晶体管的栅极相连；第一NMOS晶体管的源极和衬底连接到接地信号GND，第二NMOS晶体管的源极和衬底连接到接地信号GND，第五PMOS晶体管的栅极和漏极连接到接地信号GND；正温系数电压提取模块，用于提取与温度呈正线性关系的正温系数电压；以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。优选地，所述正温系数电压提取模块包括第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第一电阻、第二电阻、第一NPN三极管、第二NPN三极管、第二运算放大器；其中，第六PMOS晶体管的源极连接电源电压VDD，第七PMOS晶体管的源极连接电源电压VDD，第八PMOS晶体管的源极连接电源电压VDD，第六PMOS晶体管的栅极与第七PMOS晶体管的栅极、第八PMOS晶体管的栅极相连；第六PMOS晶体管的的漏极与第一NPN三极管的集电极和基极相连，第七PMOS晶体管的漏极与第一电阻的正端相连，第一电阻的负端与第二NPN三极管的集电极和基极相连，第八PMOS晶体管的漏极与第二电阻的正端相连；第二运算放大器的负输入端与第六PMOS晶体管的漏极、第一NPN三极管的集电极相连，第二运算放大器的正输入端与第七PMOS晶体管的漏极、第一电阻的正端相连，第二运算放大器的输出端与第六PMOS晶体管的栅极、第七PMOS晶体管的栅极、第八PMOS晶体管的栅极相连；第一NPN三极管的发射极连接到接地信号GND，第二NPN三极管的发射极连接到接地信号GND，第二电阻的负端连接到接地信号GND。优选地，所述权重相加模块包括第九PMOS晶体管、第十PMOS晶体管、第三NMOS晶体管、第三电阻和第三运算放大器；其中，第九PMOS晶体管的源极连接电源电压VDD，第十PMOS晶体管的源极连接电源电压VDD，第九PMOS晶体管的的栅极和漏极与第十PMOS晶体管的栅极、第三NMOS晶体管的漏极相连，第三NMOS晶体管的源极与第三电阻的正端相连，第十PMOS晶体管的漏极与第八PMOS晶体管的漏极、第二电阻的正端相连；第三运算放大器的负输入端与第三NMOS晶体管的源极、第三电阻的正端相连，第三运算放大器的正输入端与第四PMOS晶体管的漏极、第五PMOS晶体管的源极相连，第三运算放大器的输出端与第三NMOS晶体管的栅极相连；第三电阻的负端连接到接地信号GND。优选地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第五PMOS晶体管的沟道宽度WMP1、WMP2、WMP3、和WMP5满足WMP1=WMP3，WMP2=WMP5，WMP1=9WMP5的条件。与现有技术相比，本专利技术存在以下技术效果：本专利技术通过线性温度系数补偿方法对带隙电压基准电路进行补偿，由MOSFET阈值电压提取模块的电路设计产生与温度呈负线性关系的阈值电压，由正温系数电压提取模块产生与温度呈正线性关系的正温系数电压，利用权重相加模块将两个温度系数正负相反的电压进行权重相加即可获得零温度系数的基准电压，实现带隙电压基准电路的超低温度系数。附图说明图1是本专利技术带隙电压基准电路的电路示意图；图2是图1中MOSFET阈值电压提取模块的电路示意图；图3是图1中正温系数电压提取模块的电路示意图。具体实施方式以下结合附图对本专利技术作进一步描述。参见图1至图3，一种线性温度系数补偿的带隙电压基准电路100，包括：MOSFET阈值电压提取模块101，用于提取阈值电压VO_VTH，所述阈值电压VO_VTH与温度呈负线性关系；正温系数电压提取模块102，用于提取电压VPTAT,所述电压VPTAT与温度呈正线性关系；以及权重相加模块103，用于将阈值电压VO_VTH与电压VPTAT进行权重相加获得零温度系数的基准电压Vref。具体地，所述MOSFET阈值电压提取模块包括第一PMOS晶体管(MP1)、第二PMOS晶体管(MP2)、第三PMOS晶体管(MP3)、第四PMOS晶体管(MP4)、第五PMOS晶体管(MP5)、第一NMOS晶体管(MN1)、第二NMOS晶体管(MN2)和第一运算放大器(A1)；其中，第一PMOS晶体管的源极连接电源电压本文档来自技高网...

【技术保护点】
一种线性温度系数补偿的带隙电压基准电路，其特征在于，包括：MOSFET阈值电压提取模块，用于提取与温度呈负线性关系的阈值电压，所述MOSFET阈值电压提取模块包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一运算放大器；其中，第一PMOS晶体管的源极连接电源电压VDD，第一PMOS晶体管的栅极和漏极与第三PMOS晶体管的源极相连，第二PMOS晶体管的源极连接电源电压VDD，第四PMOS晶体管的源极连接电源电压VDD，第二PMOS晶体管的栅极与第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极相连；第二PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第三PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极相连；第一运算放大器的正输入端与第二PMOS晶体管的栅极、第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极、第二NMOS晶体管的漏极相连，第一运算放大器的负输入端与第二PMOS晶体管的漏极、第一NMOS晶体管的漏极相连，第一运算放大器的输出端与第一NMOS晶体管的栅极、第二NMOS晶体管的栅极相连；第一NMOS晶体管的源极和衬底连接到接地信号GND，第二NMOS晶体管的源极和衬底连接到接地信号GND，第五PMOS晶体管的栅极和漏极连接到接地信号GND；正温系数电压提取模块，用于提取与温度呈正线性关系的正温系数电压；以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。...

【技术特征摘要】
1.一种线性温度系数补偿的带隙电压基准电路，其特征在于，包括：MOSFET阈值电压提取模块，用于提取与温度呈负线性关系的阈值电压，所述MOSFET阈值电压提取模块包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一运算放大器；其中，第一PMOS晶体管的源极连接电源电压VDD，第一PMOS晶体管的栅极和漏极与第三PMOS晶体管的源极相连，第二PMOS晶体管的源极连接电源电压VDD，第四PMOS晶体管的源极连接电源电压VDD，第二PMOS晶体管的栅极与第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极相连；第二PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第三PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极相连；第一运算放大器的正输入端与第二PMOS晶体管的栅极、第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极、第二NMOS晶体管的漏极相连，第一运算放大器的负输入端与第二PMOS晶体管的漏极、第一NMOS晶体管的漏极相连，第一运算放大器的输出端与第一NMOS晶体管的栅极、第二NMOS晶体管的栅极相连；第一NMOS晶体管的源极和衬底连接到接地信号GND，第二NMOS晶体管的源极和衬底连接到接地信号GND，第五PMOS晶体管的栅极和漏极连接到接地信号GND；正温系数电压提取模块，用于提取与温度呈正线性关系的正温系数电压；以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。2.根据权利要求1所述的一种线性温度系数补偿的带隙电压基准电路，其特征在于：所述正温系数电压提取模块包括第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第一电阻、第二电阻、第一NPN三极管、第二NPN三极管、第二运算放大器；其中，第六PMOS晶体管的源极连接电源电压VDD，第七PMOS晶体管的源极连接电...

【专利技术属性】
技术研发人员：赵照，
申请(专利权)人：合肥芯福传感器技术有限公司，
类型：发明
国别省市：安徽;34