带隙基准电路制造技术

本发明专利技术的带隙基准电路，包括偏置电路、带隙主体电路、负反馈电路以及参考电压产生电路，在上述电路中设有由MOS管构成的负反馈回路。通过简单的负反馈电路为带隙主体电路提供一个经过稳定的偏置电压，同时在内部采用共源共栅结构来提高电源抑制比，节省了面积和功耗。

【技术实现步骤摘要】
带隙基准电路
本专利技术属于集成电路领域，特别涉及带隙基准电路。
技术介绍
用于工业控制、交通运输甚至某些消费类领域的IC往往需要很宽范围的工作电压。特别是汽车电子IC，不仅需要比较宽的工作电压范围，而且还具有比较高的电源抑制比(PowerSupplyRejectionRatio，PSRR)的要求。目前大部分电路中都采用运算放大器和额外的外加电路来实现比较高的PSRR，但是这样会增加芯片的面积和功耗。
技术实现思路
为了解决现有技术中存在的缺点和不足，本专利技术提供了在不使用运放的前提下降低功耗的带隙基准电路。为了达到上述技术目的，本专利技术提供了带隙基准电路，所述带隙基准电路，包括：启动电路，与启动电路电连接的偏置电路，与偏置电路电连接的带隙主体电路，与带隙主体电路电连接的负反馈电路，以及与负反馈电路电连接的参考电压产生电路，在参考电压产生电路中设有输出端；其中，在带隙主体电路中设有串联的MOS管MP7以及NM4，MOS管MP7以及NM4与设置在负反馈电路中的MOS管MP8的栅极相连。可选的，在所述偏置电路中，包括连接在第一串联电路上的MP1、MOS管NM1以及三极管Q1，以及连接在第二串联电路上的MOS管MP2、MP3、MOS管NM2以及三极管Q2，在MOS管MP3上还并联有MOS管MP12；其中，三极管Q1、三极管Q2的发射极接地。可选的，在所述带隙主体电路中，包括连接在第三串联电路上的MOS管MP4、MP5、NM3以及三极管Q3，连接在第四串联电路上的MOS管MP6、MP7、NM4以及三极管Q4；其中，三极管Q3的发射极接地，三极管Q4的发射极接地，在三极管Q4的发射极上连接有电阻R2。可选的，在所述负反馈电路中，包括连接在第五串联电路上的MOS管NM5、NM6以及电阻R1，连接在第六串联电路上的MOS管MP8、MP9、以及NM7。可选的，在所述参考电压产生电路中，包括连接在第七串联电路上的MOS管MP10、MP11以及电阻R3、三极管Q5。可选的，所述MOS管MP1、MP3、MP5、MP7、MP9、MP11的栅极相连；所述MOS管所MP4、MP6、MP10的栅极相连。可选的，所述MOS管MP2、MP12、MP8的栅极与所述启动电路相连。可选的，所述MOS管NM1、NM2、NM3、NM4、NM5的栅极相连。可选的，所述三级管Q1、Q2、Q3、Q4的基极相连。可选的，所述MOS管NM6与所述MOS管NM7的栅极相连。本专利技术提供的技术方案带来的有益效果是：通过简单的负反馈电路为带隙主体电路提供一个经过稳定的偏置电压，同时在内部采用共源共栅结构来提高电源抑制比，节省了面积和功耗。附图说明为了更清楚地说明本专利技术的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1本专利技术实施例提供的带隙基准电路示意图；图2本专利技术实施例提供的带隙基准电路温漂系数仿真结果示意图；图3本专利技术实施例提供的带隙基准电路PSRR仿真结果示意图。具体实施方式为使本专利技术的结构和优点更加清楚，下面将结合附图对本专利技术的结构作进一步地描述。实施例一本专利技术提供了带隙基准电路，如图1所示，带隙基准电路，包括：启动电路，与启动电路电连接的偏置电路101，与偏置电路101电连接的带隙主体电路102，与带隙主体电路102电连接的负反馈电路103，以及与负反馈电路103电连接的参考电压产生电路104，在参考电压产生电路中设有输出端VBG。可选的，偏置电路101包括两条串联电路，在第一串联电路上设有MP1、MOS管NM1以及三极管Q1，在第二串联电路上设有MOS管MP2、MP3、MOS管NM2以及三极管Q2，在MOS管MP3上还并联有MOS管MP12，三极管Q1、三极管Q2的发射极接地。在带隙主体电路102中，同样包括两条串联电路，在第三串联电路上设有的MOS管MP4、MP5、NM3以及三极管Q3，在第四串联电路上设有MOS管MP6、MP7、NM4以及三极管Q4，三极管Q3的发射极接地，三极管Q4的发射极接地，在三极管Q4的发射极上连接有电阻R2。在负反馈电路103中，包括第五串联电路以及第六串联电路，在第五串联电路上设有MOS管NM5、NM6以及电阻R1，在第六串联电路上设有MOS管MP8、MP9、以及NM7。在参考电压产生电路104中，包括连接在第七串联电路上的MOS管MP10、MP11以及电阻R3、三极管Q5。在如图1所示的电路中，带隙主体电路102中设有串联的MOS管MP7以及NM4，MOS管MP7以及NM4与设置在负反馈电路103中的MOS管MP8的栅极相连。MOS管MP1、MP3、MP5、MP7、MP9、MP11的栅极相连；MOS管所MP4、MP6、MP10的栅极相连。MOS管MP2、MP12、MP8的栅极与启动电路相连。MOS管NM1、NM2、NM3、NM4、NM5的栅极相连。三级管Q1、Q2、Q3、Q4的基极相连。MOS管NM6与MOS管NM7的栅极相连。基于上述带隙基准电路，启动电路在上电开始，输出为低电平。将MP2和MP12打开。此时，在NM2的漏栅端为高电平。NM5打开，在Q1～Q4的基极电压为高电平，三极管处于全通状态。因此，偏置电路101里所有的管子将会被打开，而MP12关闭。MP8的栅端电压为低电平，MP9由于MP1提供的偏置电压，NM7将会有电流流经漏端。NM6和NM7的电流镜作用，NM6的漏端会流经与NM7同的漏电流。此时，Q3、Q4的基极电压会有一次调整。偏置电路101为带隙主体电路102的共源共栅PMOS管提供了偏置电压，NM2为NM3、NM4提供了偏置电压，Q3、Q4的基极也有偏置电流流进。此时，带隙主体电路进入工作状态，同时关闭启动电路模块，以节约静态工作电流损耗。MP7和NM4的漏端电压输出给负反馈回路的MP8，同时调整NM7和NM6的漏电流。通过负反馈回路调整带隙主体电路的偏置电压使之进入一个稳定的DC工作状态。在如图1所示的带隙基准电路上，通过设置MP4～MP7，NM3～NM4的W/L，流经Q3～Q4集电极的电流比为m：1，即Ic(Q3)＝m×Ic(Q4)则在Q3、Q4发射极之间形成的电压差为△Vbe＝Vt×lnmMP6漏电流为Iref＝△Vbe/R2＝Vt×lnm/R2Iref为PTAT电流；MP4～MP7和MP10～MP11电流镜结构，通过设置MP10和MP11的W/L，得流经R3和Q5的电流为Ic(Q5)＝n×Iref所以VBG＝Ic(Q5)×R3+Vbe(Q5)，Vt＝kT/q通过整理上述公式得VBG＝(kT/q)×lnm×(R3/R2)+Vbe(Q5)以上公式中，k是指波尔兹曼常量，T是指温度，q是指电子电荷量，W指的是MOS管沟道宽度、L为MOS管沟道长度。Vt为正温度系数，Vbe为负温度系数，通过调整R3/R2可以得到一个近似于零温度系数的参考电压。图2是本专利技术一实施例带隙基准电路温漂系数仿真结果示意图，由图可看出，该带隙基准电路具有很好的温漂特性，温漂系数小于10ppm。图3所示为该带隙基准电路的PSRR仿真结果，由图可以看出，低频时该带隙基本文档来自技高网...

【技术保护点】
带隙基准电路，其特征在于，所述带隙基准电路，包括：启动电路，与启动电路电连接的偏置电路，与偏置电路电连接的带隙主体电路，与带隙主体电路电连接的负反馈电路，以及与负反馈电路电连接的参考电压产生电路，在参考电压产生电路中设有输出端；其中，在带隙主体电路中设有串联的MOS管MP7以及NM4，MOS管MP7以及NM4与设置在负反馈电路中的MOS管MP8的栅极相连。

【技术特征摘要】
1.带隙基准电路，其特征在于，所述带隙基准电路，包括：启动电路，与启动电路电连接的偏置电路，与偏置电路电连接的带隙主体电路，与带隙主体电路电连接的负反馈电路，以及与负反馈电路电连接的参考电压产生电路，在参考电压产生电路中设有输出端；其中，在带隙主体电路中设有串联的MOS管MP7以及NM4，MOS管MP7以及NM4与设置在负反馈电路中的MOS管MP8的栅极相连。2.根据权利要求1所述的带隙基准电路其特征在于，在所述偏置电路中，包括连接在第一串联电路上的MP1、MOS管NM1以及三极管Q1，以及连接在第二串联电路上的MOS管MP2、MP3、MOS管NM2以及三极管Q2，在MOS管MP3上还并联有MOS管MP12；其中，三极管Q1、三极管Q2的发射极接地。3.根据权利要求2所述的带隙基准电路，其特征在于，在所述带隙主体电路中，包括连接在第三串联电路上的MOS管MP4、MP5、NM3以及三极管Q3，连接在第四串联电路上的MOS管MP6、MP7、NM4以及三极管Q4；其中，三极管Q3的发射极接地，三极管Q4的发射极接地，在三极管Q4的发射极上连...

【专利技术属性】
技术研发人员：秦岭，李晓宏，
申请(专利权)人：宁波芯路通讯科技有限公司，
类型：发明
国别省市：浙江,33