一种自偏置结构带隙基准源电路制造技术

本发明专利技术属于数模混合集成电路技术领域，特别是提供了一种电源管理芯片内自偏置电流源结构的带隙基准源电路。所述的自偏置结构带隙基准源电路由正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块，以及运算放大器单元模块组成。该带隙基准源不受厄尔利电压的影响，电路结构简单，电路结构集成度更高，更稳定。这种基准源对电源电压、工艺参数和温度的变化不敏感，并且能够工作在较宽的电源电压范围下，实现低功耗和减小版图面积消耗的特点。

【技术实现步骤摘要】

本专利技术属于数模混合集成电路
，具体涉及一种电源管理芯片内的自偏置结构带隙基准源的改进，提供了一种结构更简单、集成度更高、功耗更低的自偏置结构带隙基准源。
技术介绍
随着国内集成电路的大力发展，高效率、稳定性强的带隙基准源被广泛地应用于数模混合集成电路设计中，带隙基准源的设计优劣直接影响芯片电路乃至整个系统的性能。例如：片内的模数转换器、数模转换器、比较器和误差放大器等电路均需要带隙基准源提供精确稳定的基准电压以及基准电流。因此提高带隙基准源的性能，有助于提高电路工作的稳定性和可靠性。中国实用型新专利CN200720087102.7，公开了一种高电源抑制的带隙基准源，也公开了一种自带偏置电路的带隙基准源，包括自偏置电路、调整电路、带隙核心电路和启动电路。其也可实现不需要外接偏置，实现良好的温度系数。但其结构还是复杂，集成程度不高，随着科技的发展无法满足更高集成及适应更宽的电源电压。中国专利技术专利CN201510800847.2公开一种零温度系数可调电压基准源，为使可调电阻R2的输出基准电压不随温度变化而变化，设计正负温度系数的基准电流源I1和I2，PMOS管M7、M8构成共源共栅电流源I1镜像正温度系数电流源，PMOS管M15、M16构成共源共栅电流源I2镜像正温度系数电流源，电流源I1的输出由PMOS管M8漏极输出，电流源I2的输出由PMOS管M16漏极输出，M8与M16的漏极相连实现零温度系数基准电流IREF，正负温度系数的电流源I1和I2以适当的权重相加。零温度系数可调电压基准源REGV由零温度系数电流源IREF加可调电阻R2构成，即PMOS晶体管M8和M16的漏极相连再与电阻R2的一端相连，R2另一端接地。通过上述方式，本专利技术能够获得零温度系数可调电压基准源，解决只能产生固定带隙基准电压的局限性。其虽然公开了可实现零温度系数可调电压基准源，但缺少自身的偏置电压模块，并且其结构也相对复杂，集成程度也不高。传统的共源共栅偏置结构，其消耗的电压余度较大，偏置电路设计复杂，额外的增加了电路结构的静态功耗。为此，我们研发了一种改进型自偏置电流源结构的带隙基准源，其结构更加简单，集成程度更高，版图面积更小，功耗低，能够实现基准电压对电源电压、工艺参数和温度的变化不敏感，能够工作在较宽的电源电压范围下。
技术实现思路
本专利技术要解决的技术问题是提供一种改进型自偏置结构带隙基准源，应用于电源管理芯片内，能够实现基准电压对电源电压、工艺参数和温度的变化不敏感，能够工作在较宽的电源电压范围下，实现一种功耗更低、电路集成度更高自偏置结构带隙基准源。为了解决上述的技术问题，本专利技术提供的技术方案为：所述的自偏置结构带隙基准源，该电路包括五部分：分别是正温度系数电路模块、负温度系数电路模块、补偿电路模块、计算电路模块以及自偏置结构电路模块。所述的正温度系数电路模块产生与温度系数成正比的电压值，其输出端与计算电路模块的输入端相连；所述的负温度系数电路模块产生与温度系数成反比的电压值，其输出端也与计算电路模块的输入端相连；所述的补偿电路模块与计算电路模块的输入端相连；所述的计算电路模块用于产生零温度系数的电压值，其输出端与自偏置结构电路模块的输入端连接并输出最终的基准电压值；所述的自偏置结构电路模块用于自动调节偏置电路的工作点，其输出端与负温度系数电路模块、正温度系数电路模块的输入端相连；所述的补偿电路模块与计算电路模块相连实现电路的环路稳定。所述自偏置结构带隙基准源电路还包括采用共源共栅结构的运算放大器电路模块。所述自偏置结构带隙基准源电路还包括采用双极结构的运算放大器电路模块。所述运算放大器电路模块包括两个NMOS管和四个PMOS管。所述的自偏置机构带隙基准源电路结构是第一晶体管Q1的基极与集电极连接并接地，第一晶体管Q1发射极连接第二电阻R2的第一端、第五PMOS管MP5的栅极，第二电阻R2的第二端连接第三电阻R3的第二端、第四电阻R4的第一端，第四电阻R4的第二端连接带隙基准源的输出端VBG、第一PMOS管MP1的漏极，第一PMOS管MP1的源极与电源VDD相连；第二晶体管Q2的基极与集电极连接并接地，第二晶体管Q2发射极连接第一电阻R1的第一端，第一电阻R1的第二端连接第六PMOS管MP6的栅极、第三电阻R3的第一端；第一NMOS管MN1的源极与地相连，第一NMOS管的MN1栅极连接第六PMOS管MP6的漏极、第三NMOS管MN3的漏极、第四NMOS管MN4的栅极，第一NMOS管MN1的漏极连接第二PMOS管MP2的漏极、第二PMOS管MP2的栅极、第一PMOS管MP1的栅极，第二PMOS管MP2的源极与电源VDD相连，第四NMOS管MN4的漏极与源极相连并接地；第二NMOS管MN2的源极与第三NMOS管MN3的源极相连并接地，第二NMOS管MN2的栅极连接第二NMOS管MN2的漏极、第三NMOS管MN3的栅极、第五PMOS管MP5的漏极，第五PMOS管MP5的源极连接第六PMOS管MP6的源极、第三PMOS管MP3的漏极，第三PMOS管MP3的源极连接第四PMOS管MP4的漏极，第三PMOS管MP3的栅极连接偏置电压VBIAS1，第四PMOS管MP4的源极与电源VDD相连，第四PMOS管MP4的栅极连接偏置电压VBIAS2。所述负温度系数电路模块由一个晶体管构成，产生与温度系数成反比的电压值。所述正温度系数电路模块由两个晶体管和一个电阻组成,用于产生与温度系数成正比的电压值。所述计算电路模块由一个晶体管和三个电阻组成，用于产生零温度系数的电压值。所述补偿电路模块由一个MOSS管组成，用于实现环路稳定。自偏置结构电路模块由一个NMOS管、两个PMOS管组成。本专利技术所述的自偏置结构带隙基准源电路的基本工作原理是利用第一晶体管Q1的基极与集电极相连产生的电压VBE1的负温度系数和第一晶体管Q1与第二晶体管Q2差值△VBE的正温度系数，产生一个具有零温度系数的基准电压VBG。正温度系数电流IPTAT是通过第一电阻R1，第一晶体管Q1和第二晶体管Q2实现，具体表示为：由此可知，产生的PTAT电流为：IPTAT＝VTlnn/R1，式中VT＝kT/q，n是第一晶体管Q1和第二晶体管Q2的发射极面积之比。另外，第二电阻R2和第三电阻R3分别位于两条电流支路，作用是使第一晶体管Q1和第二晶体管Q2的集电极与发射极之间的电压VCE相等，从而保证PTAT电流不受厄尔利电压的影响，确保基准电压获得较高精度和良好的温度特性。根据以上分析可得，带隙基准电压为：自偏置结构中流过第一PMOS管MP1的电流值是由上述的PTAT电流来确定的，该电流通过自偏置结构的自身偏置作用，获得与电源电压无关的基准电压，这就使得电源电压有很宽的输入范围。本专利技术的有益效果在于：本专利技术的带隙基准源电路对电源电压、工艺参数和温度的变化不敏感，PTAT电流不受厄尔利电压的影响，可以实现在较宽的电源电压范围下工作，并且相对于共源共栅结构做偏置电路的带隙基准源，有效地降低了电路的静态功耗，实现了电路的低功耗，其结构更加简单，集成程度更高，版图面积更小，明显减小版图的面积消耗，能够实现基准电压对电源电压、工艺参数和温度的变化不敏感，能够工作在较宽的电源电压范围本文档来自技高网...

【技术保护点】
一种自偏置结构带隙基准源电路，包括正温度系数电路模块、负温度系数电路模块、计算电路模块，自偏置结构电路模块以及补偿电路模块，其特征在于：正温度系数电路模块其输出端与计算电路模块的输入端相连，用于产生与温度系数成正比的电压值；负温度系数电路模块其输出端与计算电路模块的另一个输入端相连，产生与温度系数成反比的电压值；计算电路模块其输出端与自偏置结构电路模块的输入端连接，用于产生零温度系数的电压值，并且与输出端VBG相连输出最终的基准电压值；自偏置结构电路模块输出端与正温度系数电路模块与负温度系数电路模块的输入端连接，用于自动调节偏置电路的工作点；所述的补偿电路模块与计算电路模块相连，实现电路的环路稳定。

【技术特征摘要】
1.一种自偏置结构带隙基准源电路，包括正温度系数电路模块、负温度系数电路模块、计算电路模块，自偏置结构电路模块以及补偿电路模块，其特征在于：正温度系数电路模块其输出端与计算电路模块的输入端相连，用于产生与温度系数成正比的电压值；负温度系数电路模块其输出端与计算电路模块的另一个输入端相连，产生与温度系数成反比的电压值；计算电路模块其输出端与自偏置结构电路模块的输入端连接，用于产生零温度系数的电压值，并且与输出端VBG相连输出最终的基准电压值；自偏置结构电路模块输出端与正温度系数电路模块与负温度系数电路模块的输入端连接，用于自动调节偏置电路的工作点；所述的补偿电路模块与计算电路模块相连，实现电路的环路稳定。2.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述自偏置结构带隙基准源电路还包括一个运算放大器电路模块。3.根据权利要求2所述的自偏置结构带隙基准源电路，其特征在于：所述的自偏置结构带隙基准源电路结构是第一晶体管Q1的基极与集电极连接并接地，第一晶体管Q1发射极连接第二电阻R2的第一端、第五PMOS管MP5的栅极，第二电阻R2的第二端连接第三电阻R3的第二端、第四电阻R4的第一端，第四电阻R4的第二端连接带隙基准源的输出端VBG、第一PMOS管MP1的漏极，第一PMOS管MP1的源极
\t与电源VDD相连；第二晶体管Q2的基极与集电极连接并接地，第二晶体管Q2发射极连接第一电阻R1的第一端，第一电阻R1的第二端连接第六PMOS管MP6的栅极、第三电阻R3的第一端；第一NMOS管MN1的源极与地相连，第一NMOS管的MN1栅极连接第六PMOS管MP6的漏极、第三NMOS管MN3的漏极、第四NMOS管MN4的栅极，第一NMOS管MN1的漏极连接第二PMOS管MP2的漏极、第二PMOS管MP2的栅极、第一PMOS管MP1的栅极，第二PMOS管MP2的源极与电源VDD相连，第四NMOS管MN4的漏极与源极相连并接地；第二NMOS管MN2的源极与第三NMOS管MN3的源极相连并接地，第二NMOS管MN2的栅极连接第二NMOS管MN2的漏极、第三NMOS管MN3的栅极、第五PMOS管MP5的漏极，第五PMOS管MP5的源极连接第六PMOS管MP6的源极、第三PMOS管MP3的漏极，第三PMOS管MP3的源极连接第四PMOS管MP4的漏极，第三PMOS管MP3的栅极连接偏置电压VBIAS1，第四PMOS管MP4的源极与电源VDD相连，第四PMOS管MP4的栅极连接偏置电压VBIAS2。4.根据权利要求2所述的自偏置结构带隙基准源电路，其特征在于：所述运算放大器电路模块第二NMOS管MN2的...

【专利技术属性】
技术研发人员：方建平，奚源，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61