【技术实现步骤摘要】
本专利技术属于功率半导体，具体涉及一种具有sic/si异质结的沟槽栅低功耗ligbt(lateral insulated gate bipolar transistor，横向绝缘栅双极型晶体管)器件。
技术介绍
1、功率半导体器件在电力电子系统中承担着能量控制与功率转换的重要作用，是电力电子变换的核心，器件性能的发展进步推动了信息化社会的高速发展和人民生活质量的提高。igbt(insulated gate bipolar transistor，绝缘栅双极型晶体管)有mosfet(metal-oxide-semiconductor field-effect transistor，金属-氧化物半导体场效应晶体管)的高输入阻抗、栅控能力强的优点，又具有bjt(bipolar junction transistor，双极结型晶体管)的高电流密度、低导通压降以及强电流处理能力的优点，在高压大电流应用领域发挥着重要作用。ligbt易于集成具有绝缘性能好、寄生电容小和泄漏电流小等优点，被广泛应用在功率集成电路中。
2、ligbt器件漂移区内存在电导调制效应，当器件导通时，拥有较低的导通压降，当器件关断时，漂移区内大量的非平衡载流子会使器件出现关断电流拖尾，导致过大的关断损耗，指导通压降和关断损耗之间存在矛盾关系。
技术实现思路
1、为了解决现有技术中存在的上述问题，本专利技术提供了一种具有sic/si异质结的沟槽栅低功耗ligbt器件。本专利技术要解决的技术问题通过以下技术方案实现：
2、本专利技术提供了一种具有sic/si异质结的沟槽栅低功耗ligbt器件，包括自下而上依次层叠设置的p型衬底、n型漂移区和顶部半导体层，所述顶部半导体层沿器件横向方向依次包括发射极结构、沟槽栅极和集电极结构，所述沟槽栅极从所述n型漂移区的上表面伸入所述n型漂移区内部；
3、所述发射极结构包括n+发射极区、发射极、p+发射极区、第一p阱区和第二p阱区，其中，所述n+发射极区、所述p+发射极区、所述第一p阱区和所述第二p阱区均嵌入在所述n型漂移区的上表面；所述第一p阱区设置在所述第二p阱区上且与所述沟槽栅极和所述n型漂移区间隔开，所述第二p阱区与所述沟槽栅极接触；所述发射极和所述p+发射极区均设置在所述第一p阱区上且与所述第二p阱区间隔开，所述发射极设置在所述n+发射极区和所述p+发射极区的上表面，所述第二p阱区与所述第一p阱区之间形成第一异质结；
4、所述集电极结构包括第一n+缓冲层、第二n+缓冲层、p+集电极区和集电极，其中，所述第一n+缓冲层嵌入在所述n型漂移区上表面且与所述沟槽栅极间隔开；所述第二n+缓冲层嵌入在所述第一n+缓冲层上表面且与所述n型漂移区间隔开，所述p+集电极区嵌入在所述第二n+缓冲层的上表面且与所述第一n+缓冲层间隔开，所述集电极覆盖在所述p+集电极区的上表面，所述第一n+缓冲层与所述第二n+缓冲层之间形成第二异质结。
5、在本专利技术的一个实施例中，所述p型衬底和所述n型漂移区均为碳化硅材料，所述p型衬底的掺杂浓度大于所述n型漂移区的掺杂浓度。
6、在本专利技术的一个实施例中，所述发射极分别覆盖所述n+发射极区的上表面的一部分以及所述p+发射极区的上表面的一部分。
7、在本专利技术的一个实施例中，所述p+发射极区的深度小于所述第一p阱区的深度；所述p+发射极区的深度大于所述n+发射极区的深度。
8、在本专利技术的一个实施例中，所述沟槽栅极的深度大于所述第二p阱区的深度，并且所述沟槽栅极的上表面高出所述n型漂移区的上表面。
9、在本专利技术的一个实施例中，所述第二p阱区由碳化硅材料制成，所述第一p阱区、所述p+发射极区、所述n+发射极区和所述发射极均由硅材料制成；所述第一p阱区与所述第二p阱区之间形成si/sic异质结。
10、在本专利技术的一个实施例中，所述第一p阱区和第二p阱区的掺杂浓度大于所述n型漂移区的掺杂浓度，小于所述发射极和所述p+发射极区的掺杂浓度。
11、在本专利技术的一个实施例中，所述第一n+缓冲层由碳化硅材料制成，所述第二n+缓冲层、所述p+集电极区和所述集电极均由硅材料制成，所述第一n+缓冲层与所述第二n+缓冲层之间形成si/sic异质结。
12、在本专利技术的一个实施例中，所述第一n+缓冲层和所述第二n+缓冲层的掺杂浓度大于所述n型漂移区的掺杂浓度，小于所述p+集电极区的掺杂浓度。
13、与现有技术相比，本专利技术的有益效果有：
14、1、本专利技术提出一种具有sic/si异质结的沟槽栅低功耗ligbt器件，n型漂移区由碳化硅制成，其余结构由硅材料制成，第二p阱区与第一p阱区之间形成异质结，第一n+缓冲层与第二n+缓冲层之间形成异质结，这样，n型漂移区利用碳化硅的高击穿电压特性，集电极利用硅材料的高注入效率，调节异质结位置，可以利用异质结界面缺陷加快载流子复合，又能保证器件漏电保持在合理范围内，从而使得ligbt具有超低的导通和关断损耗；进一步地，利用硅基集电极对异质结ligbt的集电极附近载流子浓度进行调制，能够大幅提高器件的动态可靠性和短路能力，拓展安全工作区。同时集电极下方的异质结能够产生一个电场峰，调整异质结的位置，还可以提高器件的纵向耐压，从而充分提高器件整体耐压与可靠性。
15、2、本专利技术利用碳化硅材料作为n型漂移区，利用硅材料作为集电极和发射极，和硅基igbt相比，同样的耐压要求下，漂移区长度大大减小，可以明显降低器件的导通压降；与sic基igbt相比，集电极区域是硅材料制备，集电结开启电压仅为0.7v远小于sic的2～3v，因此导通压降也要远小于同等耐压的sic基igbt；同时sic/si的异质结位置可以引入陷阱，控制载流子寿命，从而可以加速器件的关断，与现有器件相比，关断损耗也可以明显降低；sic/si的异质结界面在反偏时会有电场峰出现，在动态情况或者短路时能够抑制动态雪崩以及器件的逆导效应，提高动态可靠性；静态时使器件的电场分布更加均匀，使器件耐压进一步提高。总之，与现有si基或者sic基igbt相比，本专利技术具有sic/si异质结的沟槽栅低功耗ligbt器件的耐压、导通压降、关断损耗以及短路能力等可靠性都有明显提升。
16、以下将结合附图及实施例对本专利技术做进一步详细说明。
本文档来自技高网...【技术保护点】
1.一种具有SiC/Si异质结的沟槽栅低功耗LIGBT器件，其特征在于，包括自下而上依次层叠设置的P型衬底(1)、N型漂移区(2)和顶部半导体层，所述顶部半导体层沿器件横向方向依次包括发射极结构(5)、沟槽栅极(4)和集电极结构(3)，所述沟槽栅极(4)从所述N型漂移区(2)的上表面伸入所述N型漂移区(2)内部；
2.根据权利要求1所述的具有SiC/Si异质结的沟槽栅低功耗LIGBT器件，其特征在于，所述P型衬底(1)和所述N型漂移区(2)均为碳化硅材料，所述P型衬底(1)的掺杂浓度大于所述N型漂移区(2)的掺杂浓度。
3.根据权利要求1所述的具有SiC/Si异质结的沟槽栅低功耗LIGBT器件，其特征在于，所述发射极(52)分别覆盖所述N+发射极区(51)的上表面的一部分以及所述P+发射极区(53)的上表面的一部分。
4.根据权利要求1所述的具有SiC/Si异质结的沟槽栅低功耗LIGBT器件，其特征在于，所述P+发射极区(53)的深度小于所述第一P阱区(54)的深度；所述P+发射极区(53)的深度大于所述N+发射极区(51)的深度。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。