一种自偏置带隙基准源电路制造技术

本发明专利技术公开了一种自偏置带隙基准源电路，包括：电压检测电路，用于检测基准输出电压的变化并输出至运放；运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工作；电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并将稳定的电流送至输出电路；输出电路，用于产生稳定的基准电压，本发明专利技术使带隙基准源电路通过自偏置能够正常工作，同时能够输出稳定电压的电路，降低电路功耗。

【技术实现步骤摘要】

本专利技术涉及CMOS集成电路设计领域，特别是涉及一种可以通过启动电路开启后，通过自偏置能够正常稳定工作的自偏置带隙基准源电路。
技术介绍
目前常见的带隙基准源电路是由运放单元，启动电路，电流镜像电路以及电流偏置电路等4部分组成。如图1所示即常见带隙基准源电路的结构图。当启动电路(未示出)开启时，同时电流偏置电路101为运放102提供偏置电流使运放开始工作，使得运放两个输入端电压稳定即VBE，此时流过电阻R3的电流即为PTAT电流，从而产生镜像电流I3，由电阻R4来决定输出电压VREF。由于此带隙基准源电路，包含了一个独立的产生偏置电流的电路单元(电流偏置电路101)，那么电路的整体功耗就会增加很多，同时芯片的面积也会加大。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种自偏置带隙基准源电路，其可以使带隙基准源电路通过自偏置能够正常工作，同时能够输出稳定电压的电路，降低电路功耗。为达上述目的，本专利技术提出一种自偏置带隙基准源电路，包括：电压检测电路，用于检测基准输出电压的变化并输出至运放；运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工作；电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并将稳定的电流送至输出电路；输出电路，用于产生稳定的基准电压。进一步地，所述运放由第一PMOS管、第二PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管组成的两级运放构成。进一步地，该第一PMOS管、第二PMOS管源极接电源，该第一PMOS管、第二PMOS管栅极互连，并连接至该第二PMOS管漏极，该第一PMOS管漏极接该第五PMOS管与第六PMOS管源极，该第五PMOS管漏极接该第一NMOS管漏极，该第一NMOS管栅漏互连，并连接至该第二NMOS管栅极，该第六PMOS管漏极接第二NMOS管漏极与该第三NMOS管栅极，该第六PMOS管栅极与该第五PMOS管栅极接该电流镜像单元及电压差检测电路，该第二PMOS管漏极接该电流镜像单元，该第一NMOS管、第二NMOS管、第三NMOS管源极接地。进一步地，该第二PMOS管与该第三NMOS管形成该自偏置结构，该第二PMOS管漏极与该第三NMOS管漏极相连。进一步地，该电流镜像单元包括第三PMOS管、第四PMOS管以及第七PMOS管。进一步地，该第三PMOS管、第四PMOS管及第七PMOS管源极接电源，该第三PMOS管与第七PMOS管漏极接电压差检测电路，该第三PMOS管、第七PMOS管以及第四PMOS管栅极接该第二PMOS管漏极，该第四PMOS管漏极接该输出电路。进一步地，该电压检测电路包括第一三极管、第二三极管以及第一电阻、第二电阻、第三电阻。进一步地，该第二电阻一端接该第一三极管的发射极，另一端接地，该第一三极管的发射极与该第五PMOS管栅极相连，形成第二节点，该第二三极管发射极连接该第一电阻的一端，该第一电阻的另一端与该第六PMOS管栅极相连，形成第一节点，同时通过该第三电阻接地，该第一三极管与该第二三极管的集电极与基极接地。进一步地，该第一三极管与该第二三极管为PNP三极管。进一步地，该输出电路包括第四电阻，该第四电阻一端接该第四PMOS管漏极，另一端接地。与现有技术相比，本专利技术一种自偏置带隙基准源电路，提供了一种可以产生自偏置电流的带隙基准源电路，其使得运放在启动电路开启时能够自己产生偏置电流，从而使运放开始工作，当运放正常工作时使得电路工作环路能够正常工作，达到输出要求，从而省去运放偏置电流产生电路和为电路环路提供偏置的电路，不仅使电路面积减小，而且使功耗大大降低。附图说明图1为现有技术常见的带隙基准源电路的电路示意图；图2为本专利技术一种自偏置带隙基准源电路的电路结构示意图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种自偏置带隙基准源电路的电路结构示意图。如图2所示，本专利技术一种自偏置带隙基准源电路，包括：运放10、电流镜像单元20、电压检测电路30、输出电路40。其中，电压检测电路30，用于检测由于温度或电压变化产生的基准输出电压的变化并输出至运放10并进行放大；运放10，将该电压变化予以放大去驱动电流镜像单元20，该运放10具有自偏置结构，以使运放10在启动电路开启时能够产生偏置电流，从而使运放10开始工作；电流镜像单元20将放大后的电压变化反馈至运放10以使电压变化减小，并将稳定的电流送至输出电路40，由输出电路40产生稳定的基准电压VBGH。具体地说，运放10由第一PMOS管PM1、第二PMOS管PM2、第五PMOS管PM5、第六PMOS管PM6、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3组成的两级运放构成，其用于将误差电压进行放大并反馈至电压检测电路30，电流镜像单元20由第三PMOS管PM3、第四PMOS管PM4、第七PMOS管PM7组成，第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4及第七PMOS管源极接电源，第一PMOS管PM1、第二PMOS管PM2栅极互连，并连接至第二PMOS管PM2漏极，第一PMOS管PM1漏极接第五PMOS管PM5与第六PMOS管PM6源极，第五PMOS管PM5漏极接第一NMOS管NM1漏极，第一NMOS管NM1栅漏互连，并连接至第二NMOS管NM2栅极，第六PMOS管PM6漏极接第二NMOS管NM2漏极与第三NMOS管NM3栅极，第六PMOS管栅极接该第七PMOS管PM7漏极及电压差检测电路30，该第五PMOS管PM5栅极接第三PMOS管PM3漏极及电压差检测电路30，第二PMOS管PM2和第三NMOS管NM3形成该自偏置结构，该第二PMOS管PM2漏极与该第三NMOS管NM3漏极相连，同时，该第二PMOS管PM2漏极(运放10输出端)还连接第三PMOS管PM3、第七PMOS管PM7以及第四PMOS管PM4栅极，第三PMOS管PM3本文档来自技高网...

【技术保护点】
一种自偏置带隙基准源电路，包括：电压检测电路，用于检测基准输出电压的变化并输出至运放；运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工作；电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并将稳定的电流送至输出电路；输出电路，用于产生稳定的基准电压。

【技术特征摘要】
1.一种自偏置带隙基准源电路，包括：
电压检测电路，用于检测基准输出电压的变化并输出至运放；
运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置
结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工
作；
电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并
将稳定的电流送至输出电路；
输出电路，用于产生稳定的基准电压。
2.权利要求1所述的一种自偏置带隙基准源电路，其特征在于：所述运放
由第一PMOS管、第二PMOS管、第五PMOS管、第六PMOS管、第一NMOS
管、第二NMOS管、第三NMOS管组成的两级运放构成。
3.权利要求2所述的一种自偏置带隙基准源电路，其特征在于：该第一
PMOS管、第二PMOS管源极接电源，该第一PMOS管、第二PMOS管栅极互
连，并连接至该第二PMOS管漏极，该第一PMOS管漏极接该第五PMOS管与
第六PMOS管源极，该第五PMOS管漏极接该第一NMOS管漏极，该第一NMOS
管栅漏互连，并连接至该第二NMOS管栅极，该第六PMOS管漏极接第二NMOS
管漏极与该第三NMOS管栅极，该第六PMOS管栅极与该第五PMOS管栅极接
该电流镜像单元及电压差检测电路，该第二PMOS管漏极接该电流镜像单元，
该第一NMOS管、第二NMOS管、第三NMOS管源极接地。
4.权利要求3所述的一种自偏置带隙基准源电路，其特征在于：该第二
PMOS管与该第...

【专利技术属性】
技术研发人员：马腾飞，张宁，钱翼飞，叶立，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31