带隙基准源电路制造技术

本发明专利技术公开了一种带隙基准源电路，包括：镜像电流支路、带隙路径和运算放大器；各镜像电流支路分别包括镜像和辅助PMOS管；各镜像PMOS管的漏极连接对应辅助PMOS管的源极，各辅助PMOS管的漏极连接到对应带隙路径的顶端；各镜像PMOS管的栅极都连接运算放大器的输出端；各辅助PMOS管的栅极连接第一偏置电压；各镜像和辅助PMOS管的衬底电极都连接到电源电压；运算放大器的输出端输出一个小于电源电压的高电平，第一偏置电压小于运算放大器的输出电压信号，电路工作时各辅助和镜像PMOS管的栅漏电压差小于使对应PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。本发明专利技术能降低衬底漏电流，提高基准电压的精度。

【技术实现步骤摘要】
201610268920

【技术保护点】
一种带隙基准源电路,其特征在于,包括：三个镜像电流支路、三个带隙路径和一个运算放大器；三个所述带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压；各所述带隙路径的底端接地，各所述带隙路径的顶端和电源电压之间连接有一个所述镜像电流支路，各所述镜像电流支路分别包括一个镜像PMOS管和一个辅助PMOS管；各所述镜像电流支路的镜像PMOS管互为镜像，各所述镜像电流支路的镜像PMOS管的源极都接电源电压；各所述镜像电流支路的镜像PMOS的漏极连接对应的所述辅助PMOS管的源极，各所述镜像电流支路的所述辅助PMOS管的漏极连接到对应的所述...

【技术特征摘要】
1.一种带隙基准源电路,其特征在于,包括：三个镜像电流支路、三个带隙路径和一个运算放大器；三个所述带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压；各所述带隙路径的底端接地，各所述带隙路径的顶端和电源电压之间连接有一个所述镜像电流支路，各所述镜像电流支路分别包括一个镜像PMOS管和一个辅助PMOS管；各所述镜像电流支路的镜像PMOS管互为镜像，各所述镜像电流支路的镜像PMOS管的源极都接电源电压；各所述镜像电流支路的镜像PMOS的漏极连接对应的所述辅助PMOS管的源极，各所述镜像电流支路的所述辅助PMOS管的漏极连接到对应的所述带隙路径的顶端；三个所述带隙路径中的第三带隙路径作为输出路径，所述第三带隙路径的顶端输出基准电压；第一带隙路径的顶端和第二带隙路径的顶端连接到所述运算放大器的两个输入端；各所述镜像电流支路的镜像PMOS管的栅极都连接到所述运算放大器的输出端；各所述镜像电流支路的所述辅助PMOS管的栅极连接在一起且连接第一偏置电压；各所述镜像电流支路的镜像PMOS管的衬底电极和辅助PMOS管的衬底电极都连接到电源电压；所述运算放大器的输出端输出一个小于所述电源电压的高电平，所述第一偏置电压小于所述运算放大器的输出电压信号，在带隙基准源电路工作时所述辅助PMOS管的使所述镜像PMOS管的漏极电压提升到使对应的所述镜像PMOS管的栅漏电压差小于使所述镜像PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。2.如权利要求1所述的带隙基准源电路,其特征在于：所述运算放大器采用折叠式差分共源共栅主体放大电路结构，由第一NMOS管和第二NMOS管组成两个差分输入的共源放大管，由第一PMOS管和第二PMOS管组成两个共栅放大管，所述第二PMOS管的漏极为所述运算放大器的输出端，所述第一PMOS管的源极和所述第二PMOS管的 源极分别连一个由PMOS管组成的电流源电路，所述第一PMOS管的漏极通过一个辅助PMOS管连接负载电路；所述第一PMOS管的衬底电极和对应的辅助PMOS管的衬底电极都连接到电源电压；所述第一PMOS管对应的辅助PMOS管的栅极连接所述第一偏置电压，在带隙基准源电路工作时所述第一PMOS管对应的辅助PMOS管使所述第一PMOS管的漏极电压提升到使对应的所述第一PMOS管的栅漏电压差小于使所述第一PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。3.如权利要求1所述的带隙基准源电路,其特征在于：所述镜像PMOS管的栅漏电压差小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V...

【专利技术属性】
技术研发人员：唐成伟，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31