一种低压CMOS基准源制造技术

本发明专利技术属于模拟电路技术领域，具体的说涉及一种低压CMOS基准源。本发明专利技术的电路主要包括启动电路、正温电流产生电路和电压叠加电路，其中，第五PMOS管MP5、第五NMOS管MN5和电容C构成启动电路；第一PMOS管MP1、第二PMOS管MP2、第四PMOS管MP4、第六PMOS管MP6、第七PMOS管MP7、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4构成正温电流产生电路；第三PMOS管MP3、第八PMOS管MP8构成电压叠加电路，主要原理为。本发明专利技术的有益效果为，电路结构简单，可以通过很少的器件实现；相对于传统基准电路而言，本发明专利技术不包含三极管和电阻，完全通过MOS器件实现，这极大的较低了电路面积；同时，MOS基准电路可以在更低的电压和电流下工作，从而极大降低了电路功耗。

【技术实现步骤摘要】
一种低压CMOS基准源
本专利技术属于模拟电路
，具体的说涉及一种低压CMOS基准源。
技术介绍
在模拟集成电路或混合信号集成电路设计领域，基准电压源是非常重要且常用的模块，常应用在ADC转换器、DC-DC换器、以及功率放大器等电路系统中，它的作用是为系统提供一个不随温度及供电电压变化的电压基准。自带隙基准电压源架构由Widlar提出以来，由于其优越的性能，带隙基准电压源被广泛应用于很多系统之中，且针对该种架构提出了很多改进方案。但随着芯片系统集成度的进一步增加，低电压与低功耗变得越来越重要，但带隙基准电压源由于需要大的电流而造成功耗较大，并且在设计过程中需要使用二极管或者BJT晶体管来产生PTAT电压，但该两种器件均需要大的芯片面积。尽管针对该问题提出过亚阈值区基准电压源，但并没有完全消除电路中的非线性参数，造成输出基准电压的温度系数较大。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出一种用于不需要二极管或者BJT晶体管的低压CMOS基准源。为实现上述目的，本专利技术采用如下技术方案：一种低压CMOS基准源，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和电容C；其中，第五PMOS管MP5的栅极通过电容C后接电源，其漏接接地；第五NMOS管MN5的栅极接电源，其漏接通过电容C后接电源，其源极接地；第四PMOS管MP4的源极接电源，其栅极接第一PMOS管MP1的漏极，其漏极接第一NMOS管MN1的漏极和第一NMOS管MN1的栅极；第一NMOS管MN1的源极接地；第七PMOS管MP7的源极接电源，其栅极接第六PMOS管MP6的漏极；第六PMOS管MP6的栅极与漏极互连，其源极接第七PMOS管MP7的漏极；第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第一PMOS管MP1的源极接第七PMOS管MP7的漏极，其栅极接第二PMOS管MP2的漏极；第三NMOS管MN3的漏极接第一PMOS管MP1的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第四NMOS管MN4的漏极接第二PMOS管MP2的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第八PMOS管MP8的栅极和源极接地，其漏极接第三PMOS管MP3的漏极；第三PMOS管MP3漏极与第八PMOS管MP8漏极的连接点为基准源的输出端。本专利技术的有益效果为，电路结构简单，可以通过很少的器件实现；相对于传统基准电路而言，本专利技术不包含三极管和电阻，完全通过MOS器件实现，这极大的较低了电路面积；同时，MOS基准电路可以在更低的电压和电流下工作，从而极大降低了电路功耗。附图说明图1为本专利技术的低压CMOS基准源电路原理图；图2为本专利技术的低压CMOS基准源电路结构示意图；图3为本专利技术的低压CMOS基准源核心模块电路图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：针对现有基准源电路面积和功耗过大的问题，本专利技术提出了一种对传统结构有所改进的低压基准源，其工作原理图如图1所示。阈值电压与环境温度有近似线性的关系：VTH(T)＝VTH(T0)-αVT(T-T0)(1)其中T表示绝对温度，T0为参考温度，VTH(T0)是温度为T0时的阈值电压，αVT是阈值电压的温度系数，αVT＞0。因此，将VTH与一个同温度成正比(PTAT，ProportionalToAbsoluteTemperature)的电压VPTAT以一定比例系数相叠加，就可以得到一个一阶补偿的基准电压VREF。通过合理设置这个比例系数的大小可以使得如果VPTAT＝αT(2)则有VREF＝VTH(T0)+αT0(3)利用工作在亚阈值的CMOS产生一个与温度T2成正比的一个电流ID，通过电流镜MP2、MP3的镜像流到MP8。由工作在饱和区的MP8的栅源电压作为基准源(VREF＝VgsMP8)。由饱和区MOS的电压电流特性知可得输出基准电压源为VREF＝VgsMP8＝αT+VTH(5)本专利技术所提出的电压基准源如图2所示，包括三大部分：启动电路、正温电流产生电路、电压叠加电路；其中，第五PMOS管MP5、第五NMOS管MN5和电容C构成启动电路；第一PMOS管MP1、第二PMOS管MP2、第四PMOS管MP4、第六PMOS管MP6、第七PMOS管MP7、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4构成正温电流产生电路；第三PMOS管MP3、第八PMOS管MP8构成电压叠加电路；其中，第五PMOS管MP5的栅极通过电容C后接电源，其漏接接地；第五NMOS管MN5的栅极接电源，其漏接通过电容C后接电源，其源极接地；第四PMOS管MP4的源极接电源，其栅极接第一PMOS管MP1的漏极，其漏极接第一NMOS管MN1的漏极和第一NMOS管MN1的栅极；第一NMOS管MN1的源极接地；第七PMOS管MP7的源极接电源，其栅极接第六PMOS管MP6的漏极；第六PMOS管MP6的栅极与漏极互连，其源极接第七PMOS管MP7的漏极；第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第一PMOS管MP1的源极接第七PMOS管MP7的漏极，其栅极接第二PMOS管MP2的漏极；第三NMOS管MN3的漏极接第一PMOS管MP1的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第四NMOS管MN4的漏极接第二PMOS管MP2的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第八PMOS管MP8的栅极和源极接地，其漏极接第三PMOS管MP3的漏极；第三PMOS管MP3漏极与第八PMOS管MP8漏极的连接点为基准源的输出端。本专利技术的工作原理为：上电后MN5管子导通，把MP5管子的栅端电压拉低，使其导通；随后MP4的栅端由MP5拉低，MP4导通；MN5上的电流通过电源逐渐给电容C充电，MP5管子栅端电压上升，使其逐渐关断；MN5同时逐渐被压到线性区电路启动过程结束。下面对本专利技术的低压COMS基准电压源原理进行具体说明。图3中除了MP6和MP7工作在亚阈值区以外，所有的PMOS管均工作在饱和区，由亚阈值区的公式可以得到：假设NMOS管MN2、MN3、MN4上的电流比为1:a:b,则有：IMP7＝(1+a)IMP6(8)由公式(6)、(7)、(8)，可以得到：假设PMOS管MPQ1与MPQ2的宽长比之比为m；MP1与MP2的宽长比之比为M，则有：VsdMP7＝VTln[(a+1)m](10)则有流过MP2上的电流为：IMP2通过电流镜MP2、MP3镜像流到MP0，MP0的过驱动电压为：由上本文档来自技高网...

【技术保护点】
一种低压CMOS基准源，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和电容C；其中，第五PMOS管MP5的栅极通过电容C后接电源，其漏接接地；第五NMOS管MN5的栅极接电源，其漏接通过电容C后接电源，其源极接地；第四PMOS管MP4的源极接电源，其栅极接第一PMOS管MP1的漏极，其漏极接第一NMOS管MN1的漏极和第一NMOS管MN1的栅极；第一NMOS管MN1的源极接地；第七PMOS管MP7的源极接电源，其栅极接第六PMOS管MP6的漏极；第六PMOS管MP6的栅极与漏极互连，其源极接第七PMOS管MP7的漏极；第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第一PMOS管MP1的源极接第七PMOS管MP7的漏极，其栅极接第二PMOS管MP2的漏极；第三NMOS管MN3的漏极接第一PMOS管MP1的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第四NMOS管MN4的漏极接第二PMOS管MP2的漏极，其栅极接第四PMOS管MP4的漏极，其源极接地；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第八PMOS管MP8的栅极和源极接地，其漏极接第三PMOS管MP3的漏极；第三PMOS管MP3漏极与第八PMOS管MP8漏极的连接点为基准源的输出端。...

【技术特征摘要】
1.一种低压CMOS基准源，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和电容C；其中，第五PMOS管MP5的栅极通过电容C后接电源，其漏接接地；第五NMOS管MN5的栅极接电源，其漏接通过电容C后接电源，其源极接地；第四PMOS管MP4的源极接电源，其栅极接第一PMOS管MP1的漏极，其漏极接第一NMOS管MN1的漏极和第一NMOS管MN1的栅极；第一NMOS管MN1的源极接地；第七PMOS管MP7的源极接电源，其栅极接第六PMOS管MP6的漏极；第六PMOS管MP6的栅极...

【专利技术属性】
技术研发人员：周泽坤，马亚东，艾鑫，石跃，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51