放大电路及电压调节器制造技术

放大电路及电压调节器。提供能够改善相位特性的放大电路以及具有该放大电路的电压调节器。放大电路放大所输入的电压并输出，其具有：电流源；栅极被施加所述输入的电压的第1晶体管；以及第2晶体管，其栅极被施加与所述输入的电压同步的电压，源极具有电容。

【技术实现步骤摘要】
放大电路及电压调节器
本专利技术涉及能够改善相位特性的放大电路以及具有该放大电路的电压调节器。
技术介绍
图5是现有的负反馈放大电路的电路图。现有的负反馈放大电路500由源极接地放大电路的放大电路510和放大电路520构成。放大电路510由串联连接的电流源511和NMOS晶体管512构成。放大电路510的输出与放大电路520的输入连接。放大电路520的输出与放大电路510的NMOS晶体管512的栅极连接。放大电路510基于NMOS晶体管512的驱动电流，放大并输出被输入至放大电路510的电压。放大电路520放大并输出放大电路510的输出电压V1a。由放大电路520生成的反馈电压V2输入至放大电路510。因此，负反馈放大电路500以将工作点保持为固定值的方式进行工作。例如，根据NMOS晶体管512的驱动电流与电流源511的电流几乎相等这一点，放大电路510的输出电压V1a和放大电路520的输出电压V2要保持为固定值(例如参照专利文献1)。专利文献1：日本特开平7-183736号公报
技术实现思路
但是，现有的负反馈放大电路500由于在放大电路的输出中出现的极，存在导致反馈电压的相位延迟、负反馈电路振荡的可能性较大的问题。出现极的频率受负载电容和负载电阻的影响。例如，当负载电容小且负载电阻小时，极出现在高频率，导致相位延迟。又例如，当负载电容大且负载电阻大时，极出现在低频率，导致相位延迟。另外，根据应用的不同，负载电容、负载电阻的条件不同。为了降低导致负反馈电路振荡的可能性，重要的是基于面对的应用的负载电容、负载电阻的条件，准确捕获出现极的频率来进行应对。本专利技术是为了解决这样的问题而完成的，目的在于提供能够改善相位特性的放大电路以及具有该放大电路的电压调节器。为了解决现有问题，本专利技术的放大电路以及具有该放大电路的电压调节器如下构成。即，放大电路对输入至输入端子的电压进行放大而输出至输出端子，所述放大电路的特征在于，具有：电流源；第1晶体管，其栅极与所述输入端子连接；第2晶体管，其漏极与所述电流源连接，源极与所述第1晶体管的漏极连接，栅极与所述输入端子连接；以及电容，其一个端子与所述第2晶体管的源极连接，所述第2晶体管的漏极与所述输出端子连接。此外，电压调节器具有该放大电路。专利技术的效果根据本专利技术的能够改善相位特性的放大电路以及具有该放大电路的电压调节器，由于具有基于产生相位超前电流的电容的信号传播路径，因此缓和了反馈电压的相位延迟。因此，能提供可降低导致负反馈电路振荡的可能性、可改善相位特性的放大电路以及具有该放大电路的电压调节器。附图说明图1是示出本实施方式的放大电路的一例的电路图。图2是示出本实施方式的放大电路的另一例的电路图。图3是具有本实施方式的放大电路的电压调节器的电路图。图4是示出具有本实施方式的放大电路的电压调节器的另一例的电路图。图5是现有的负反馈放大电路的电路图。标号说明110、120、130、140：放大电路；111：电流源；212、213：电压源。具体实施方式图1是示出本实施方式的放大电路的一例的电路图。图1的本实施方式的放大电路110具有电流源111、NMOS晶体管112及113和电容114。NMOS晶体管112的源极与接地端子(VSS)连接，栅极与放大电路110的输入端子连接。NMOS晶体管113的源极与NMOS晶体管112的漏极连接，栅极与放大电路110的输入端子连接。电流源111连接于电源端子(VDD)与NMOS晶体管113的漏极之间。电容114连接于NMOS晶体管113的源极与接地端子之间。放大电路110的输出端子与NMOS晶体管113的漏极连接。对本实施方式的放大电路110的动作进行说明。NMOS晶体管112的栅极被施加放大电路110的输入电压即电压V2。NMOS晶体管112的栅极/源极间电压成为与电压V2同步的电压，因此，NMOS晶体管112流过与电压V2相应的电流。NMOS晶体管113的栅极也被施加电压V2。NMOS晶体管113由于所谓的源极跟随器，源极上出现与电压V2同步的电压。电容114产生的电流与施加于电容114的电压相比，相位超前，因此，在被施加与电压V2同步的电压的电容114中流过相位比电压V2超前的电流。放大电路110根据NMOS晶体管112驱动的电流与经过电容114的电流相加而得的电流，放大所输入的电压V2并作为电压V1a输出。电容的频率越高，阻抗越低。因此，经过电容114的电流的频率越高，则该电流越大。电压V2的频率提高时，相位比电压V2超前的、经过电容114的电流变得比较大，因此，电压V1a的相位超前。因此，在将本实施方式的放大电路用于负反馈放大电路的情况下，反馈电压(电压V2)的相位延迟得到缓和，即，得到相位补偿效果，能够构成稳定的负反馈放大电路。如以上说明的那样，根据本实施方式的放大电路，设置基于产生相位超前电流的电容的信号传播路径，因此，具有该放大电路的负反馈放大电路缓和了反馈电压的相位延迟，能够改善相位特性。因此，具有该放大电路的负反馈放大电路(例如电压调节器)能够降低导致振荡的可能性，从而能稳定地工作。另外，电流源111是承担放大电路110中的负载的元件即可，不必限定为电流源。例如，从电阻等能够使用的元件中适当地选择即可。此外，如图2所示，电容114可以串联地具有电阻211。该情况下，经过电容114的电流受到电阻211的限制，因此，放大电路210能期待限制频带的效果，可以预期能实现耐高频噪声特性优良的放大电路的优点。此外，电容114构成为与接地端子连接，但如图2所示，即使具有以接地端子的电压为基准的电压源212，也可得到同样的效果。例如，电压源212的电压可以与电源端子的电压相同。此外，在NMOS晶体管113的栅极处，可以在放大电路的输入端子与NMOS晶体管113的栅极之间具有电压源213。即，可知即使在NMOS晶体管113的源极出现与放大电路的输入电压V2加上电压源213的电压后的电压同步的电压，也可得到同样的效果。此外，电压源213也可以设置在放大电路的输入端子与NMOS晶体管112的栅极之间。此外，在以上的说明中，以本实施方式的放大电路使用NMOS晶体管为前提进行了说明，以使用PMOS晶体管为前提的放大电路也同样地，通过设置基于产生相位超前电流的电容的信号传播路径，能够改善相位特性。因此，具有该放大电路的负反馈放大电路(例如电压调节器)能够降低导致振荡的可能性，从而能稳定地工作。接着，对图3所示的具有本实施方式的放大电路的电压调节器的例子进行说明。电压调节器100具有图1所示的放大电路110、放大电路120、输出端子101。放大电路120具有NMOS晶体管121、电阻122、电阻123。放大电路110的输出端子与放大电路120的输入端子连接。放大电路120的输出端子与电压调节器100的输出端子101连接，反馈电压输出端子与放大电路110的输入端子连接。NMOS晶体管121、电阻122以及电阻123在电源端子与接地端子之间串联连接。NMOS晶体管121的栅极与放大电路120的输入端子连接，源极与放大电路120的输出端子连接。电阻122与电阻123的连接点连接至放大电路120的反馈电压输出端子。接着，对电压调节器100的动作进行说明。本文档来自技高网...

【技术保护点】
一种放大电路，其对输入至输入端子的电压进行放大而输出至输出端子，其特征在于，该放大电路具有：电流源；第1晶体管，其栅极与所述输入端子连接；第2晶体管，其漏极与所述电流源连接，源极与所述第1晶体管的漏极连接，栅极与所述输入端子连接；以及电容，其一个端子与所述第2晶体管的源极连接，所述第2晶体管的漏极与所述输出端子连接。

【技术特征摘要】
2015.12.11 JP 2015-2425461.一种放大电路，其对输入至输入端子的电压进行放大而输出至输出端子，其特征在于，该放大电路具有：电流源；第1晶体管，其栅极与所述输入端子连接；第2晶体管，其漏极与所述电流源连接，源极与所述第1晶体管的漏极连接，栅极与所述输入端子连接；以及电容，其一个端子与所述第2晶体管的源极连接，所述第2晶体管的漏极与所述输出端子连接。2....

【专利技术属性】
技术研发人员：杉浦正一，
申请(专利权)人：精工半导体有限公司，
类型：发明
国别省市：日本,JP