一种低压差线性稳压电路制造技术

本发明专利技术属于集成电路技术领域，具体的说是涉及一种低压差线性稳压电路。相对于常见的LDO，本发明专利技术的方案中采用了以第二PMOS管MP2、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第八NMOS管MN8所构成的负反馈环路，使得反馈结构简单，易集成。

【技术实现步骤摘要】
一种低压差线性稳压电路
本专利技术属于集成电路
，具体的说是涉及一种低压差线性稳压电路。
技术介绍
随着科学的进步和人类社会的发展，能源问题变得日益突出。如何更好的进行能源管理逐渐成为社会的讨论热点。在集成电路电源管理领域中，LDO(即低压差线性稳压器)因其较高的转换效率，较低的成本以及较简单的电路结构等优势而被广泛应用。传统的LDO(如图1所示)结构包含运放结构，使得电路在结构上较为复杂。所以，结构更加简单、更易集成的LDO电路逐渐引起的关注。
技术实现思路
本专利技术的目的是为了解决现有的LDO结构较为复杂的问题，提出了一种片内易集成的低压差线性稳压电路。本专利技术的技术方案是：如图2所示，一种低压差线性稳压电路，其特征在于，所述低压差线性稳压电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第一电容C1构成；其中，第一PMOS管MP1的源极接电源，第一PMOS管MP1的栅极为使能控制端；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极，第三PMOS管MP3的漏极接第二PMOS管MP2栅极与第一PMOS管MP1漏极的连接点；第四PMOS管MP4的漏极接电源，其栅极和漏极互连；第一NMOS管MN1的漏极和栅极接第一基准电压源，第二NMOS管MN2的栅极和漏极接第一NMOS管MN1的源极，第三NMOS管MN3的栅极和漏极接第二NMOS管MN2的源极，第三NMOS管MN3的源极接地；第四NMOS管MN4的栅极和漏极接第二PMOS管MP2的漏极，第五NMOS管MN5的栅极和漏极接第四NMOS管MN4的源极，第六NMOS管MN6的栅极接第二NMOS管MN2的源极，第六NMOS管MN6的漏极接第五NMOS管MN5的源极，第六NMOS管MN6的源极接地；第七NMOS管MN7的漏极接第三PMOS管MP3的漏极，第七NMOS管MN7的栅极接第一基准电压源；第八NMOS管MN8的漏接接第七NMOS管MN7的源极，第八NMOS管MN8的栅极接第二基准电压源，其源极接第五NMOS管MN5的源极；第九NMOS管MN9的漏极接第四PMOS管MP4的漏极，第九NMOS管MN9的栅极接第一基准电压源；第十NMOS管MN10的漏接接第九NMOS管MN9的源极，第十NMOS管MN10的栅极接第二基准电压源；第十一NMOS管MN11的漏接接第十NMOS管MN10的源极，第十一NMOS管MN11的栅极接第二NMOS管MN2的源极，第十一NMOS管MN11的源极接地；第一电容C1的一端接第二PMOS管MP2漏极、第四NMOS管MN4漏极和栅极的连接点，另一端接第五NMOS管MN5源极、第六NMOS管MN6漏极、第八NMOS管MN8源极的连接点；第二PMOS管MP2漏极、第四NMOS管MN4漏极和栅极与第一电容C1的连接点为低压差线性稳压电路输出端。本专利技术的有益效果是：相对于常见的LDO，本专利技术的方案中采用了以第二PMOS管MP2、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第八NMOS管MN8所构成的负反馈环路，使得反馈结构简单，易集成。附图说明图1为传统LDO示意图；图2为本专利技术的LDO结构示意图。具体实施方式下面结合附图对本专利技术进行详细的描述。图2所示为本专利技术的LDO结构示意图。本专利技术的工作原理是：当使能端EN异常时(即使能端为低电平)，第一PMOS管MP1开启，使得第二PMOS管MP2关断，输出低电平信号。当使能端EN正常时(即使能端为高电平)，流过第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的电流I1，这个电流会被镜像到第六NMOS管MN6产生电流I4和第十一NMOS管MN11产生电流I2，由于第六NMOS管MN6宽长比是第三NMOS管MN3宽长比的两倍，所以电流I4等于I1。由于第十一NMOS管MN11宽长比等于第三NMOS管MN3宽长比，所以电流I2等于I1。电流I2通过第四PMOS管MP4再镜像到第三PMOS管MP3产生电流I3，因为第三PMOS管MP3和第四PMOS管MP4的宽长比之比为1:1，所以电流I3等于I2。电流I3流经第七NMOS管MN7和第八NMOS管MN8再流过第六NMOS管MN6。所以I4＝2·I1＝2·I2＝2·I3I4＝I5+I3I1＝I2＝I3＝I5由于流过第四NMOS管MN4和第五NMOS管MN5的电流I5等于电流I1，使得输出端电位等于基准1电位。第一电容C1为补偿电容，起到前馈电容和米勒补偿电容的作用。若输出端电位略有上升，则VDS减小，使得I5减小。由于I4＝I5+I3＝2·I1所以I3增大，反馈使得第二PMOS管MP2的栅极电位减小，从而增大电流I5，最终输出端电位下降到与基准1电源电位相等。若输出端电位略有下降，则则VDS增大，使得I5增大。同理可得，I3减小，反馈使得第二PMOS管MP2的栅极电位增大，从而减小电流I5，最终输出端电位下降到与基准1电源电位相等。综上可以看出，本专利技术所提出的低压差线性稳压电路的技术优点：相对于传统的LDO，本专利技术的结构更加简单，易集成，不需要分压电阻、误差放大器等器件及结构。本文档来自技高网...

【技术保护点】
一种低压差线性稳压电路，其特征在于，所述低压差线性稳压电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第一电容C1构成；其中，第一PMOS管MP1的源极接电源，第一PMOS管MP1的栅极为使能控制端；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极，第三PMOS管MP3的漏极接第二PMOS管MP2栅极与第一PMOS管MP1漏极的连接点；第四PMOS管MP4的漏极接电源，其栅极和漏极互连；第一NMOS管MN1的漏极和栅极接第一基准电压源，第二NMOS管MN2的栅极和漏极接第一NMOS管MN1的源极，第三NMOS管MN3的栅极和漏极接第二NMOS管MN2的源极，第三NMOS管MN3的源极接地；第四NMOS管MN4的栅极和漏极接第二PMOS管MP2的漏极，第五NMOS管MN5的栅极和漏极接第四NMOS管MN4的源极，第六NMOS管MN6的栅极接第二NMOS管MN2的源极，第六NMOS管MN6的漏极接第五NMOS管MN5的源极，第六NMOS管MN6的源极接地；第七NMOS管MN7的漏极接第三PMOS管MP3的漏极，第七NMOS管MN7的栅极接第一基准电压源；第八NMOS管MN8的漏接接第七NMOS管MN7的源极，第八NMOS管MN8的栅极接第二基准电压源，其源极接第五NMOS管MN5的源极；第九NMOS管MN9的漏极接第四PMOS管MP4的漏极，第九NMOS管MN9的栅极接第一基准电压源；第十NMOS管MN10的漏接接第九NMOS管MN9的源极，第十NMOS管MN10的栅极接第二基准电压源；第十一NMOS管MN11的漏接接第十NMOS管MN10的源极，第十一NMOS管MN11的栅极接第二NMOS管MN2的源极，第十一NMOS管MN11的源极接地；第一电容C1的一端接第二PMOS管MP2漏极、第四NMOS管MN4漏极和栅极的连接点，另一端接第五NMOS管MN5源极、第六NMOS管MN6漏极、第八NMOS管MN8源极的连接点；第二PMOS管MP2漏极、第四NMOS管MN4漏极和栅极与第一电容C1的连接点为低压差线性稳压电路输出端。...

【技术特征摘要】
1.一种低压差线性稳压电路，其特征在于，所述低压差线性稳压电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第一电容C1构成；其中，第一PMOS管MP1的源极接电源，第一PMOS管MP1的栅极为使能控制端；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极，第三PMOS管MP3的漏极接第二PMOS管MP2栅极与第一PMOS管MP1漏极的连接点；第四PMOS管MP4的漏极接电源，其栅极和漏极互连；第一NMOS管MN1的漏极和栅极接第一基准电压源，第二NMOS管MN2的栅极和漏极接第一NMOS管MN1的源极，第三NMOS管MN3的栅极和漏极接第二NMOS管MN2的源极，第三NMOS管MN3的源极接地；第四NMOS管MN4的栅极和漏极接第二PMOS管MP2的漏极，第五NMOS管MN5的...

【专利技术属性】
技术研发人员：方健，陈智昕，刘振国，冯磊，王科竣，方舟，胡梦莹，林巨征，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51