一种非外置电容的低压差线性稳压电路制造技术

本发明专利技术公开了一种非外置电容的低压差线性稳压电路，它包括电流型误差放大电路和输出级电路，所述电流型误差放大电路包括：上拉输出电流的误差放大电路和下拉输出电流的误差放大电路，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的负极输入和正极输入分别与Vref和输出级电路中的反馈端口Rfb相连，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的输出端和输出级电路中的电流调整管栅极Pdrive相连，所述输出级电路包括电流调整管、补偿电容和反馈电阻。该电路通过电流误差放大器实时检测并调整输出电压的波动，实现了在各种轻载和重载条件下的瞬态特性可以满足要求非常小的输出电压波动。

【技术实现步骤摘要】
一种非外置电容的低压差线性稳压电路
本专利技术属于集成电路设计领域，尤其涉及一种非外置电容的低压差线性稳压电路(LDO)。
技术介绍
不带外置电容的低压差线性稳压电路可以减少一个封装引脚，同时减少了系统板上的外置电容和减少了系统板级的加工成本，但是由于不带外置电容的低压差线性稳压电路的输出电压纹波比外置电容的低压差线性稳压电路的输出电压大，限制了不带外置电容的低压差线性稳压电路的使用。专利申请201420587167.8公开了一种低压差线性稳压电路，该低压差线性稳压电路包括启动电路、输出驱动电路、误差放大电路、采样反馈电路和调整管：所述启动电路是产生启动电流让整个电路处于启动状态；所述输出驱动电路是输出驱动信号驱动所述调整管；所述误差放大电路是对所述采样反馈电路的信号进行误差放大；所述采样反馈电路是对输出电压信号进行采样并反馈给所述误差放大电路；所述调整管是通过调整其管压降达到稳定输出电压。利用本技术提供的低压差线性稳压电路可以使其稳定性更高。然而这种方式，虽然能够增加电压的稳定性，但是该电路对输出电压纹波却没任何改善，而且功耗大。
技术实现思路
为解决上述问题，本专利技术的目的在于提供一种非外置电容的低压差线性稳压电路，旨在降低输出电压纹波，在各种轻载和重载条件下，瞬态特性也可以满足要求非常小的输出电压波动。本专利技术的另一个目的目的在于提供一种非外置电容的低压差线性稳压电路，该电路可以大大降低低压差线性稳压电路的输出电压纹波，尤其适用于对电源要求比较苛刻的内置程序存储电路，例如flash等。为实现上述目的，本专利技术的技术方案如下。一种非外置电容的低压差线性稳压电路，它包括电流型误差放大电路和输出级电路，所述电流型误差放大电路包括：上拉输出电流的误差放大电路和下拉输出电流的误差放大电路，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的负极输入和正极输入分别与Vref和输出级电路中的反馈端口Rfb(Vout*R2/(R1+R2))相连，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的输出端和输出级电路中的电流调整管栅极Pdrive相连，所述输出级电路包括电流调整管、补偿电容和反馈电阻。本专利技术提出的新型非外置电容的LDO电路，通过电流误差放大器实时检测并调整输出电压的波动，实现了在各种轻载和重载条件下的瞬态特性可以满足要求非常小的输出电压波动。所述上拉输出电流的误差放大电路具有输入对管MN10和MN9，输入对管MN10和MN9的栅极分别与Vref和Rfb相连，MN10和MN9的源极都与电流源I2相连。进一步，所述上拉输出电流的误差放大电路还包括有MP9和MP8，所述MN10的漏极和MN9的漏极分别与MP9的漏极/栅极和MP8的漏极/栅极相连，MP9和MP8的源极接于VDD。更进一步，所述上拉输出电流的误差放大电路还包括有MP6、MP7、MP10和MP11，其中MP9的漏极/栅极和MP8的漏极/栅极分别与MP7的栅极和MP6的栅极相连，MP6/MP7的源极都与电源电压VDD相连，MP7的漏极和MP6的漏极分别与MP11的源极和MP10的源极/Ccmop相连。所述输出级电路包括有电流调整管MP1、补偿电容C1、C2和C3及反馈电阻R1、R2，所述电流调整管MP1的源极与电源电压VDD相连，MP1的漏极与LDO的输出电压VOUT相连，MP1的栅极Pdrive分别通过电容C1、MP10和电容C2、MN6和电容C3与VOUT相连，来进行零点补偿，VOUT与反馈电阻R1的一端相连，R1的另一端与R2一端/Rfb相连，R2的另一端与地相连。更进一步，所述Ccmop和输出级电路中的电容C2相连；所述上拉输出电流的误差放大电路还包括有MN7和MN8，MP11的栅极/漏极和MP10的栅极和MN8的栅极/漏极和MN7的栅极都相连，MP10的漏极和MN7的漏极和输出级电路中的电流调整管MP1的栅极Pdrive都相连，MN7的源极和MN8的源极都与地相连。所述MP6、MP7、MP8、MP9、MP10和MP11均为PMOS管，所述MN7、MN8、MN9和MN10均为NMOS管。所述下拉输出电流的误差放大电路包括有输入对管MP4和MP5，其中，MP4和MP5的栅极分别与Vref和Rfb相连，MP4和MP5的源极都与电流源I1相连。进一步，所述下拉输出电流的误差放大电路还包括有MN3和MN4，所述MP4的漏极和MP5的漏极分别与MN3的栅极/漏极和MN4的栅极/漏极相连。更进一步，所述下拉输出电流的误差放大电路还包括有MN1、MN2、MN5和MN6，MN3的栅极/漏极和MN4的栅极/漏极分别与MN1的栅极和MN2的栅极相连，MN1、MN2、MN3、MN4的源极都与地相连，MN1的漏极和MN2的漏极分别与MN5的源极和MN6的源极/Ccomn相连。更进一步，所述Ccomn和输出级电路中的电容C3相连，所述下拉输出电流的误差放大电路还包括有MP2和MP3，所述MN5的栅极/漏极和MN6的栅极和MP2的栅极/漏极和MP3的栅极都相连，MN6的漏极和MP3的漏极和输出级电路中的电流调整管MP1的栅极Pdrive都相连，MP2的源极和MP3的源极都与电源电压VDD相连。所述MP1、MP2、MP3、MP4和MP5均为PMOS管，所述MN1、MN2、MN3、MN4、MN5和MN6均为NMOS管。本专利技术设计的新型非外置电容的LDO电路，通过上拉输出电流的误差放大电路和下拉输出电流的误差放大电路，实时检测并调整输出电压的波动，实现了在各种轻载和重载条件下的瞬态特性可以满足要求非常小的输出电压波动。尤其解决了在类似flash等各种程序存储模块的应用中，存储模块的负载变化非常剧烈，同时存储模块又要求非常窄的读写工作电压条件的缺陷。附图说明图1是本专利技术所实施的电路图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。请参照图1所示，为本专利技术所实施的新型非外置电容的LDO，包括上拉输出电流的误差放大电路、下拉输出电流的误差放大电路和输出级电路；上拉输出电流的误差放大电路中的输入对管MN10和MN9的栅极分别与Vref和Rfb相连，MN10和MN9的源极都与电流源I2相连，MN10的漏极和MN9的漏极分别与MP9的漏极/栅极和MP8的漏极/栅极相连，MP9的漏极/栅极和MP8的漏极/栅极分别与MP7的栅极和MP6的栅极相连，MP6/MP7/MP8/MP9的源极都与电源电压VDD相连，MP7的漏极和MP6的漏极分别与MP11的源极和MP10的源极/Ccmop相连，Ccmop和输出级电路中的电容C2相连，MP11的栅极/漏极和MP10的栅极和MN8的栅极/漏极和MN7的栅极都相连，MP10的漏极和MN7的漏极和输出级电路中的电流调整管MP1的栅极Pdrive都相连，MN7的源极和MN6的源极都与地相连；下拉输出电流的误差放大电路中的输入对管MP4和MP5的栅极分别与Vref和Rfb相连，MP4和MP5的源极都与电流源I1相连，MP4的漏极和MP5的漏极分别与MN3的栅极/漏极和MN4的栅极/漏极相连，MN3的栅极本文档来自技高网...

【技术保护点】
一种非外置电容的低压差线性稳压电路，其特征在于该电路包括电流型误差放大电路和输出级电路，所述电流型误差放大电路包括：上拉输出电流的误差放大电路和下拉输出电流的误差放大电路，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的负极输入和正极输入分别与Vref和输出级电路中的反馈端口Rfb相连，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的输出端和输出级电路中的电流调整管栅极Pdrive相连，所述输出级电路包括电流调整管、补偿电容和反馈电阻。

【技术特征摘要】
1.一种非外置电容的低压差线性稳压电路，其特征在于该电路包括电流型误差放大电路和输出级电路，所述电流型误差放大电路包括：上拉输出电流的误差放大电路和下拉输出电流的误差放大电路，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的负极输入和正极输入分别与Vref和输出级电路中的反馈端口Rfb相连，所述上拉输出电流的误差放大电路和下拉输出电流的误差放大电路的输出端和输出级电路中的电流调整管栅极Pdrive相连，所述输出级电路包括电流调整管、补偿电容和反馈电阻；上拉输出电流的误差放大电路具有输入对管MN10和MN9，输入对管MN10和MN9的栅极分别与Vref和Rfb相连，MN10和MN9的源极都与电流源I2相连；下拉输出电流的误差放大电路包括有输入对管MP4和MP5，其中，MP4和MP5的栅极分别与Vref和Rfb相连，MP4和MP5的源极都与电流源I1相连；所述输出级电路包括有电流调整管MP1、补偿电容C1、C2和C3及电阻R1和R2组成的电阻反馈网络，所述电流调整管MP1的源极与电源电压VDD相连，MP1的漏极与LDO的输出电压VOUT相连，MP1的栅极Pdrive通过电阻R3和电容C1与VOUT相连，MP1的栅极Pdrive通过MP10和电容C2与VOUT相连，MP1的栅极Pdrive通过MN6和电容C3与VOUT相连，来进行零点补偿，VOUT与反馈电阻R1的一端相连，反馈电阻R1的另一端与R2的一端和Rfb相连，R2的另一端接地。2.如权利要求1所述的非外置电容的低压差线性稳压电路，其特征在于所述上拉输出电流的误差放大电路还包括有MP9和MP8，所述MN10的漏极和MN9的漏极分别与MP9的漏极/栅极和MP8的漏极/栅极相连，MP9和MP8的源极接于VDD。3.如权利要求2所述的非外置电容的低压差线性稳压电路，其特征在于所述上拉输出电流的误差放大电路还包括有MP6...

【专利技术属性】
技术研发人员：乔爱国，
申请(专利权)人：深圳市芯海科技有限公司，
类型：发明
国别省市：广东;44