一种基于DP标准发射端扩颇时钟发生器电路制造技术

一种基于DP标准发射端扩颇时钟发生器电路，发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。所述电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。采用外加滤波器对压控振荡器的控制电压进行三角波调制。该电路结构紧凑，反应速度快，适应性好，工作稳定，提高了工作效率。

A transmitter based extended clock generator circuit based on DP standard

A transmitter is expanding a clock generator circuit based on DP standard, the transmitter is expanding clock generator circuit is composed of a phase frequency detector circuit, low voltage bandgap reference circuit, charge pump circuit and low dropout linear regulator. The charge pump circuit is composed of a large swing current mirror, a symmetrical charge pump composed of a pull-up pump and a pull-down pump circuit, and belongs to a fully differential charge pump circuit. The triangular wave modulation of the control voltage of the VCO is applied with an external filter. The circuit has the advantages of compact structure, fast response, good adaptability, stable operation and improved work efficiency.

【技术实现步骤摘要】
一种基于DP标准发射端扩颇时钟发生器电路
本专利技术涉及一种基于DP标准发射端扩颇时钟发生器电路，适用于计算机领域。
技术介绍
DP(DisplayPort)接口标准旨在寻求代替计算机的数字视频接口DVI，LCD显示器的低压差分信号LVDS(LowVoltageDifferentialSignal)，作为设备间和设备内的工业标准，并在若干领域跃过DVI和高清晰多媒体接口HDMI这两种接口技术。DP利用目前交流耦合电压差分的PCIExpress电气层，有1～4个工作速率为217Gb/s的数据对(Lanes)，最高可获得4通道多达10.8Gh/s的带宽。时钟不是分离的，而是内置于Lanes。传输命令和控制的辅助数据通道是双向的，最高传愉比特率可达1Mb/soDP支持的最大传输距离为15m，而其工作电平比DVI更低。伴随电子产品性能的不断提高，其微处理器的频率也在不断增加，由此产生的电磁干扰会影响电子产品的正常。为了抑制电磁于扰，人们先后研究出屏蔽、脉冲整形、滤波、低电压差分时钟、特殊版图布局、扩频时钟发生器等方法，其中扩频时钟发生器可有效减小峰值和谐波的功率，且可通过电路设计的广阔空间实现，因而得到广泛应用。因此设计一种基于DP标准采用W工艺的发射端扩频时钟发生器。合理设计锁相环路，采用外加滤波器对压控振荡器的控制电压进行三角波调制，得到所需的扩频时钟具有广阔的市场前景。
技术实现思路
本专利技术提供一种基于DP标准发射端扩颇时钟发生器电路，电路结构紧凑，反应速度快，适应性好，工作稳定，提高了工作效率。本专利技术所采用的技术方案是：发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。所述鉴频鉴相器电路输出由输入信号的频率和相位决定，它比较两个输人信号的上升沿，当输入参考时钟信号Ref的上升沿超前反馈信号Fed的上升沿到达鉴领鉴相器时，鉴频鉴相器的输出UP为高，而此时DOWN保持为低电平，当Fed的上升沿也到来时，输出被复位；当信号Fed的上升沿超前参考信号Ref到来时，输出DOWN为高。当Ref的上升沿也到来时，鉴频鉴相器被复位。因此，鉴领鉴相器根据输人信号相位差来驱动后级电路，比较两个输人信号的相位差，然后将其转变成两个数字信号来控制电荷泵的工作状态。所述低压带隙基准电路可工作在l.1-1.5V的低电源电压下，并具有14ppm/℃的低温度系数，能够输出200mV-1.25V的宽范围电压，并使用与电源无关偏置以及带负反馈网络的二级运放，提高输出电压的精度，各MOS管都工作于饱和状态。电路中运算放大器采用二级结构，具有较高的低频增益。所述电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。上拉泵和下拉泵均由差分输入对Vm1和Vm2，电流镜Vm3，偏置电流源人Ib和Ismall，以及弱上拉电流镜Vm4和Vm5所组成。所述低压差线性稳压器采用折叠式共源共栅结构,可以设计输出管Vmp1工作在饱和区，但这就降低了低压差线性稳压器的效率(近似为输出电压与电源电压的比值)；另外也可通过增加Vmp1管的栅长来提高电源抑制。本专利技术的有益效果是：电路结构紧凑，反应速度快，适应性好，工作稳定，提高了工作效率。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是本专利技术的鉴颇鉴相器电路。图2是本专利技术的低压带隙基准电路。图3是本专利技术的低压差线性稳压器。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。如图1，鉴频鉴相器电路输出由输入信号的频率和相位决定，它比较两个输人信号的上升沿，当输人参考时钟信号Ref的上升沿超前反馈信号Fed的上升沿到达鉴领鉴相器时，鉴频鉴相器的输出UP为高，而此时DOWN保持为低电平，当Fed的上升沿也到来时，输出被复位；当信号Fed的上升沿超前参考信号Ref到来时，输出DOWN为高。当Ref的上升沿也到来时，鉴频鉴相器被复位。因此，鉴领鉴相器根据输人信号相位差来驱动后级电路，比较两个输人信号的相位差，然后将其转变成两个数字信号来控制电荷泵的工作状态。如图2，低压带隙基准电路可工作在l.1-1.5V的低电源电压下，并具有14ppm/℃的低温度系数，能够输出200mV-1.25V的宽范围电压，并使用与电源无关偏置以及带负反馈网络的二级运放，提高输出电压的精度，各MOS管都工作于饱和状态。电路中运算放大器采用二级结构，具有较高的低频增益。电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。如图3，低压差线性稳压器采用折叠式共源共栅结构,可以设计输出管Vmp1工作在饱和区，但这就降低了低压差线性稳压器的效率(近似为输出电压与电源电压的比值)；另外也可通过增加Vmp1管的栅长来提高电源抑制。本文档来自技高网...

【技术保护点】
一种基于DP标准发射端扩颇时钟发生器电路，其特征是：所述的发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。

【技术特征摘要】
1.一种基于DP标准发射端扩颇时钟发生器电路，其特征是：所述的发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。2.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述鉴频鉴相器电路输出由输入信号的频率和相位决定，它比较两个输人信号的上升沿来确定是否复位。3.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述鉴频鉴相器电路中，当输入参考时钟信号Ref的上升沿超前反馈信号Fed的上升沿到达鉴领鉴相器时，鉴频鉴相器的输出UP为高。4.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述的鉴领鉴相器根据输人信号相位差来驱动后级电路，比较两个输人信号的相位差，然后将其转变成两个数字信号来控制电荷泵的工作状态。5.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是...

【专利技术属性】
技术研发人员：姚秋丽，
申请(专利权)人：姚秋丽，
类型：发明
国别省市：辽宁,21