基于CMOS工艺的三值时钟发生器制造技术

本发明专利技术涉及三值时钟发生器的CMOS电路设计问题。三值时钟有触发边沿多的特点，用于数字电路中有利于降低系统功耗。调查发现，目前三值时钟都只是由仿真软件通过信号源模拟产生。国内外还没有简单实用的产生三值时钟的实际电路。这里发明专利技术一种编码的方法，即用石英晶体振荡器输出的二值时钟作为输入信号对输出信号三值时钟进行编码，再根据编码方案和传输电压开关理论设计三值时钟发生器，以解决其空白的问题，促进三值时钟的实用化。模拟验证了发明专利技术的三值时钟发生器功能正确。分析表明，本三值时钟发生器结构简单，性能高，且易于数字电路里实用化。其产生高品质的三值时钟用作数字系统的时钟信号可降低系统的功耗。

【技术实现步骤摘要】

本专利技术属于集成电路之三值时钟发生器的设计
本专利技术是基于CMOS工艺的三值时钟发生器，利用石英晶体振荡器产生的频率稳定度极高的二值时钟作为输入信号来设计符合实用要求的三值时钟发生器。该三值时钟发生器可应用于数字电路系统，其输出的三值时钟信号作为时序逻辑电路的时钟驱动信号。由于三值时钟在一个周期内有更多触发边沿，因此数字电路系统在采用三值时钟的情况下在保持数据处理速度不变的同时，可降低系统的时钟频率，进而有利于降低系统的功耗。
技术介绍
因为三值信号携带的信息量大，所以三值数字系统相比于二值数字系统有着诸多优点。如，对于一定的逻辑功能，其集成电路的面积更小和所需的信号传输线更少；对于一 定的数据量，其需要的存储单元也更少。另外，在三值逻辑里，很多逻辑和算术操作会进行得更快，用更少的操作步骤就可以完成。类似地，三值时钟信号在一个时钟周期内也有着比传统二值时钟更多的跳变沿。利用这个特点而设计的基于三值时钟的三值双边沿触发器，具有电路结构简单和功耗低等特点。而文献提出的具有触发边沿控制的D触发器也以三值时钟作为时钟驱动信号。在文献中，也因三值时钟包含了比二值时钟多的信息量而被本文档来自技高网...

【技术保护点】
基于CMOS工艺的三值时钟发生器，把石英晶体振荡器输出的二值时钟转化成符合设计要求的三值时钟。设计三值时钟发生器包括以下五个步骤：A、按充分利用三值信号的要求对三值时钟的波形进行定义；B、根据三值时钟的定义对三值时钟的逻辑值进行二值编码；C、对所有的三值时钟的二值编码进行分析，按编码的可实现性，找出实用的编码；D、按传输电压开关理论，对上述实用的编码方案建立三值时钟发生器的数学模型；E、根据建立的数学模型，应用传输电压开关理论和成熟的CMOS工艺，设计出三值时钟发生器。

【技术特征摘要】

【专利技术属性】
技术研发人员：郎燕峰，
申请(专利权)人：浙江工商大学，
类型：发明
国别省市：