半导体电路制造技术

本发明专利技术涉及一种半导体电路，包括：延迟单元，用于将输入信号延迟预定时间以输出延迟信号；电压调节单元，用于根据输入信号的电平对电压进行充电和放电；以及组合单元，用于根据使用输入信号的电平和从延迟单元输出的信号的电平产生的信号对电压调节单元的充电和放电操作进行控制，并可有效地去除分别混合在输入半导体电路的高电平信号和低电平信号中的低电平噪声和高电平噪声。

【技术实现步骤摘要】

本专利技术涉及一种安装在电子设备上的半导体电路，更具体地，涉及一种能够去除混合在输入信号中的噪声的半导体电路。·
技术介绍
通常，在电子设备中，在电源线或信号线中产生噪声，并且存在由于噪声的影响，安装在电子设备中的半导体电路出现故障的问题。例如，当由于噪声施加到半导体电路的复位端子导致半导体发生故障时，由于内部电路可能被初始化，在电子设备中可能发生严重问题。进一步地，当噪声混合在输入到半导体电路的信号中时，由于噪声可能被判断为输入信号，这可能是干扰电子设备正常操作和电子设备故障的主要原因。因此，为了解决这个问题，提出了一种可去除噪声的半导体电路。然而，在传统半导体电路中，当多个噪声不断叠加在输入信号上时，存在一个问题就是很难精确的去除相应的噪声。相关在先技术文献日本专利公开号1995-09502
技术实现思路
完成本专利技术是为了解决上述问题，因此，本专利技术的一个目的是提供一种能够更有效地去除混合在高电平输入信号中的低电平噪声和混合在低电平输入信号中混合的高电平噪声的半导体电路。根据本专利技术的一个方面，为达到该目的，提供了一种半导体电路，包括延迟单元，用于对输入信号延迟预定时间以输出延迟信号；电压调节单元，用于根据输入信号的电平对电压进行充电和放电；以及组合单元，用于根据使用所述输入信号的电平和从延迟单元输出的信号的电平产生的信号，对电压调节单元的充电和放电操作进行控制。在此，延迟单元可包括将输入信号的电平反相以输出反相信号的多个反相器。进一步地，延迟单元可包括串联连接的第一和第二反相器，电压调节单元可连接在第一和第二反相器的连接点与地线之间。第一反相器可包括根据输入信号的电平选择性地执行开关操作的第一和第二开关。此时，第一和第二开关可分别由PMOS和NMOS组成。此外，第一反相器可包括分别连接至第一和第二开关的第一和第二电流源。进一步地，电压调节单元可包括根据第一和第二开关的开关操作对电压进行充电和放电的电容器。此外，当输入信号从低电平变为高电平时，第一反相器可断开第一开关并闭合第二开关，电压调节单元可根据第二开关的闭合操作对电压进行放电。此时，当从电压调节单元放电的电压比预设参考电压低时，第二反相器可输出高电平信号，当从电压调节单元放电的电压不比预设参考电压低时，输出低电平信号。同时，当输入信号从高电平变为低电平时，第一反相器可闭合第一开关并断开第二开关，电压调节单元可根据第一开关的关闭操作对电压进行充电。在此，当电压调节单元中充电的电压比预设参考电压高时，第二反相器可输出低电平信号，当电压调节单元中充电的电压不比预设参考电压高时，输出高电平信号。 此外，组合单元可包括第一和第二运算器，通过组合输入信号和从延迟单元输出的信号执行逻辑运算；第三和第四开关，根据由第一和第二运算器产生的信号的电平执行开关操作。此时，第一和第二运算器可分别有或门和与门组成。同时，延迟单元可包括顺序串联连接的第一反相器至第六反相器，电压调节单元可连接在第三和第四反相器的连接点与地线之间。第三反相器可包括第一和第二开关，根据输入信号电平选择性地执行开关操作；以及第一和第二电流源，分别连接至第一和第二开关。此外，组合单元可根据由输入第二反相器的信号和从第五反相器输出的信号组合产生的信号，对电压调节单元的充电和放电操作进行控制。进一步地，组合单元可包括第一和第二运算器，通过组合输入第二反相器的信号和从第五反相器输出的信号执行逻辑运算；第三和第四开关，根据第一和第二运算器产生的信号电平执行开关操作。在此，第一和第二运算器可分别由与非门和或非门组成。附图说明由结合附图对实施方式的以下描述，当前总专利技术构思的这些和/或其他方面和优势将变得明显并更易理解图I为根据本专利技术实施方式的半导体电路的结构图；图2为示出半导体电路去除噪声操作的时序图；图3A为半导体电路的结构图，其中连接第一和第二电阻器以替代图I的第一和第二电流源；图3B为半导体电路的结构图，图I的第一开关从中移除；图3C为半导体电路的结构图，图I的第二开关从中移除；图4为根据本专利技术另一实施方式的半导体电路的结构图；以及图5为根据本专利技术又一实施方式的半导体电路的结构图。具体实施例方式本说明书和权利要求书中使用的术语或词不应被解释为限于典型的或字面的意思，而应解释为具有关于基于规则的本专利技术技术精神的含义和概念，根据该规则专利技术人可适当地定义术语的概念，以最好的方式来描述他/她自己的专利技术。因此，本专利技术的实施方式和附图中所示的结构更确切地说是大多数示例性实施方式的实例，而不代表本专利技术的所有技术精神。因此可以理解的是，当提交本申请时，替换该结构的各种等同物和修改都是可行的。以下将参考附图详细描述本专利技术的实施方式。图I为根据本专利技术实施方式的半导体电路的结构图，图2为示出半导体电路去除噪声操作的时序图。如图I和图2所示，半导体电路100包括延迟单元120、电压调节单元140以及组合单元160。 首先，延迟单元120，为对输入到半导体电路100的输入端子IN的信号Pl延迟预定时间以输出延迟信号的装置，可由多个(详细地，偶数个)反相器组成，这些反相器对输入信号的电平进行反相以输出反相信号。此时，图I所示的延迟单元120可由串联连接的第一和第二反相器122和124组成，第一反相器122可包括根据输入信号Pl的电平选择性地执行开关操作的第一和第二开关Ql和Q2，和分别连接至第一和第二开关Ql和Q2以为第一和第二开关Ql和Q2供电的第一和第二电流源SI和S2。如果第一反相器122为CMOS反相器,优选第一和第二开关Ql和Q2分别由PMOS和NMOS组成。将详细描述第一反相器122的操作。当输入信号Pl从低电平变为高电平时,第一开关Ql (PMOS)被断开(截止)，相反地，第二开关Q2 (NMOS)被闭合(导通)，使得电流通过第二开关Q2和第二电流源S2流向地线。如果输入信号Pl从高电平变为低电平，第一开关Ql (PMOS)被闭合(导通)，相反地，第二开关Q2 (NMOS)被断开(截止)，使得电流输出从第一电流源SI流向第一开关Q1。电压调节单元140，为根据输入信号Pl的电平对电压进行充电或放电的装置，可包括位于第一和第二反相器122和124的连接点A与地线之间的电容器Cl。将更加详细地描述以上电压调节单元140的操作。电压调节单元140根据第一反相器122的第一和第二开关Ql和Q2的开关操作对电压进行充电或放电。例如，如图2中，当输入到输入端子IN的信号Pl从低电平变为高电平时，第一开关Ql (PMOS)被断开(截止)，相反地，第二开关Q2 (NMOS)被闭合(导通)，使得在电容器Cl中充电的电压通过第二开关Q2和第二电流源S2放电。相应地，在电容器Cl中充电的电压以预定的斜率下降，当放电电压(信号P2的电压)比第二反相器124的参考电压低时，第二反相器124输出高电平信号P3。另一方面，当放电电压(信号P2的电压)不比第二反相器124的参考电压低时，通过确定高电平噪声混合在低电平输入信号Pl中，第二反相器124输出低电平信号P3。如上,如图2所不,直到输入信号Pl从低电平变为高电平且输出输出信号P3的时间成为去除混合在低电平输入信号Pl中的高电平噪声的噪声滤波时间to，且脉冲宽度短于噪声滤波时间to的高本文档来自技高网...

【技术保护点】
一种半导体电路，包括：延迟单元，用于将输入信号延迟预定时间，以输出延迟信号；电压调节单元，用于根据所述输入信号的电平对电压进行充电和放电；以及组合单元，用于根据使用所述输入信号的电平和从所述延迟单元输出的信号的电平产生的信号对所述电压调节单元的充电和放电操作进行控制。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许畅宰，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：