反相器电路和芯片制造技术

本发明专利技术实施例公开了反相器电路和芯片，该电路包括：阻变忆阻器方阵和电流敏感模块；阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为信号输入端口；阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个电流敏感模块的输入端相连接，以使电流敏感模块的输出端作为信号输出端口；电流敏感模块的输入端工作时连接到低电平，电流敏感模块的输入端接收到的电流大于阈值电流时，电流敏感模块的输出端输出低电平，电流敏感模块的输入端接收到的电流小于阈值电流时，电流敏感模块的输出端输出高电平。本发明专利技术实施例中，在节省反相器电路所占面积的同时，实现了反相器电路可编程的性能。

【技术实现步骤摘要】

本专利技术涉及电子
，尤其涉及反相器电路和芯片。
技术介绍
反相器电路通常基于金属-氧化物-半导体(MOS, Metal-Oxide-Semiconductor)管存储器件，随着芯片集成度的要求越来越高，反相器电路的尺寸也在不断减小，但是由于MOS管存储器件本身大小的限制，因此现有技术中的反相器电路存在着最小尺寸的技术节点
技术实现思路
本专利技术实施例中提供了反相器电路和芯片，用以解决现有技术中存在的反相器电路存在最小尺寸的技术节点的问题。为解决上述问题，本专利技术实施例公开了如下技术方案一方面，提供了一种反相器电路，包括阻变忆阻器方阵和电流敏感模块；所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口 ；所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。优选地，所述阻变忆阻器的阻态包括高阻值阻态和低阻值阻态。优选地，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。优选地，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。优选地，所述阻变忆阻器包括单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括阻变存储器(RRAM，Resistive Random Access Memory)或相变存储器(PRAM,Phase-Change Random Access Memory)或铁电存储器(FRAM,ferroelectric RandomAccess Memory)或磁存储器(MRAM, Magnetic Random Access Memory) 一方面，提供了一种芯片，包括顶电极金属条、底电极金属条和反相器电路；所述反相器电路包括阻变忆阻器方阵和电流敏感模块；所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端通过所述顶电极金属条相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口 ；所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端通过所述底电极金属条与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口 ；所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。优选地，所述阻变忆阻器的阻态包括高阻值阻态和低阻值阻态。优选地，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。优选地，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。优选地，所述阻变忆阻器包括单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括阻变存储器RRAM或相变存储器PRAM或铁电存储器FRAM或磁存储器 MRAM0本专利技术实施例所提供的反相器电路，在其电路构成中未完全采用传统的MOS管存储器件，而是部分采用了阻变忆阻器这种具有两端结构的新型存储器件，由于阻变忆阻器具有可缩小性好、存储密度高、功耗低、读写速度快、反复操作耐受力强、数据保持时间长等特点，因此在有效节省反相器电路所占面积的同时，实现了反相器电路可编程的性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是本专利技术一个实施例中的反相器电路的原理图；图2是本专利技术一个实施例中的电流敏感模块的电路原理图；图3a是单极型阻变忆阻器的电导率随电压增大的曲线图；图3b是单极型阻变忆阻器的电导率随电压减小的曲线图；图4是双极型阻变忆阻器的电导率随电压变化的曲线图；图5是本专利技术另一个实施例中反相器电路的阻态设置示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图I所示，为本专利技术一个实施例中的反相器电路的原理图。该反相器电路可以包括，阻变忆阻器方阵10和电流敏感模块11。阻变忆阻器方阵10中同一列阻变忆阻器101的正相输入端相连接，以使同一列阻变忆阻器101的正相输入端作为信号输入端口，该信号输入端口用于接收低电平或高电平信号，具体可以用于接收N位数字输入信号(Din)中的一位，N为正整数，阻变忆阻器方阵10中同一行阻变忆阻器101的反相输入端与一个电流敏感模块11的输入端相连接，以使电流敏感模块11的输出端作为信号输出端口，该信号输出端口用于输出低电平或高电平信号，具体可以用于输出N位数字输出信号(Dout)中的一位。其中，阻变忆阻器101为两端器件，参照图1，阻变忆阻器101的上端为正相输入端，阻变忆阻器101的下端为反相输入端。本专利技术实施例中，电流敏感模块11的输入端工作时连接到低电平，电流敏感模块11的输入端接收到的电流大于阈值电流时，电流敏感模块11的输出端输出低电平，相应地，信号输出端口输出低电平，即数字信号“O”；电流敏感模块11的输入端接收到的电流小于阈值电流时，电流敏感模块11的输出端输出高电平，相应地，信号输出端口输出高电平，即数字信号“I”。其中，电流敏感模块11可由多种方式实现,本专利技术不做具体限定,例如,可以通过放大器将电流信号放大并转换为电压信号输出，也可以使用镜像电流源电路将电流镜像后外接负载电阻，再对负载电阻上的电压信号进行处理输出，下面针对通过镜像电流源电路·来实现电流敏感模块11的方式进行具体说明。参照图2，为本专利技术一个实施例中电流敏感模块11的电路原理图，该电流敏感模块11由镜像电流源电路111、负载电阻112和比较器113组成，其中，镜像电流源电路111的输入端Iin作为电流敏感模块11的输入端，镜像电流源电路111的输出端通过负载电阻112连接到比较器113的反相输入端，比较器113的正相输入端接参考电平Vref，比较器113的输出端Vout作为电流敏感模块11的输出端。镜像电流源电路111接地，使得镜像电流源电路111的输入端在工作时连接到低电平，即电流敏感模块11的输入端工作时连接到低电平，所以与电流敏感模块11的输入端相连接的各阻变忆阻器101的反相输入端为低电平。当反相器电路工作时，若电流敏感模块11的输入端接收到的电流大于阈值电流时，该电流通过镜像电流源电路111，镜像到输出支路，该本文档来自技高网...

【技术保护点】
一种反相器电路，其特征在于，包括：阻变忆阻器方阵和电流敏感模块；所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口；所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄如，张耀凯，蔡一茂，陈诚，
申请(专利权)人：北京大学，
类型：发明
国别省市：