或逻辑电路和芯片制造技术

本发明专利技术实施例公开了或逻辑电路和芯片，该电路包括：阻变忆阻器阵列和比较器；阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为或逻辑电路的信号输入端或辅助信号输入端，辅助信号输入端工作时连接到高电平；阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个比较器的输入端相连接，以使比较器的输出端作为或逻辑电路的信号输出端；比较器的输入端接收到的电压大于阈值电压时，比较器的输出端输出高电平，比较器的输入端接收到的电压小于阈值电压时，比较器的输出端输出低电平。本发明专利技术实施例中，在节省或逻辑电路所占面积的同时，实现了或逻辑电路可编程的性能。

【技术实现步骤摘要】

本专利技术涉及电子
，尤其涉及或逻辑电路和芯片。
技术介绍
或逻辑电路通常基于金属-氧化物-半导体(MOS, Metal-Oxide-Semiconductor)管存储器件，随着芯片集成度的要求越来越高，或逻辑电路的尺寸也在不断减小，但是由于MOS管存储器件本身大小的限制，因此现有技术中的或逻辑电路存在着最小尺寸的技术节点
技术实现思路
·本专利技术实施例中提供了或逻辑电路和芯片，用以解决现有技术中存在的或逻辑电路存在着最小尺寸的技术节点的问题。为解决上述问题，本专利技术实施例公开了如下技术方案一方面，提供了一种或逻辑电路，包括阻变忆阻器阵列和比较器；所述阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使所述同一列阻变忆阻器的正相输入端作为所述或逻辑电路的信号输入端或辅助信号输入端，所述辅助信号输入端工作时连接到高电平；所述阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个所述比较器的输入端相连接，以使所述比较器的输出端作为所述或逻辑电路的信号输出端；所述比较器的输入端接收到的电压大于阈值电压时，所述比较器的输出端输出高电平，所述比较器的输入端接收到的电压小于阈值电压时，所本文档来自技高网...

【技术保护点】
一种或逻辑电路，其特征在于，包括：阻变忆阻器阵列和比较器；所述阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使所述同一列阻变忆阻器的正相输入端作为所述或逻辑电路的信号输入端或辅助信号输入端，所述辅助信号输入端工作时连接到高电平；所述阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个所述比较器的输入端相连接，以使所述比较器的输出端作为所述或逻辑电路的信号输出端；所述比较器的输入端接收到的电压大于阈值电压时，所述比较器的输出端输出高电平，所述比较器的输入端接收到的电压小于阈值电压时，所述比较器的输出端输出低电平。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄如，张耀凯，蔡一茂，陈诚，
申请(专利权)人：北京大学，
类型：发明
国别省市：