一种降低运放失调电压影响的基准电路制造技术

本实用新型专利技术公开一种降低运放失调电压影响的基准电路，包括由负载电阻R1、R2和偏置电阻R3，工作在深度负反馈的运算放大器A1，晶体管Q1、Q2构成的传统的基准电路，还包括运放失调电压补偿电路，该补偿电路由构造相同的二极管电阻分流电路A和二极管电阻分流电路B构成，二极管电阻分流电路A与晶体管Q1并联，二极管电阻分流电路B与相串接的晶体管Q2、偏置电阻R3并联。由于本专利增设了运放失调电压补偿电路，利用了二极管电阻分流电路，可大大降低输出基准电压中运放失调电压的影响，提高了基准电压源的输出基准电压精度。

【技术实现步骤摘要】

本技术涉及一种降低运放失调电压影响的基准电路。
技术介绍
随着系统集成技术的飞速发展，带隙基准源已成为大规模或超大规模集成电路中不可缺少的基本电路模块。基准电压源是数字模拟射频集成电路系统中重要的组成部分，它为系统提供一个恒定的直流参考电压，高性能的基准电压源将直接影响到整体电路的性能和精度。而基准电路内部运算放大器失调电压的存在是不可避免的，为得到高性能的带隙基准电压源降低运算放大器的失调电压显得尤为重要。目前，国内外提出了多种不同的运放失调电压补偿方案来减小失调电压Vos的影响进而提高基准电路的性能，目前出现的减小失调电压技术包括：1）、运算放大器采用大尺寸器件并且仔细调整版图的布局使得失调降到最小；2）、增大两晶体三极管的集电极电流的比率m，同时增大两负载电流的比率n，达到增大正温度系数电压ΔVBE，相当于减小了失调电压的影响；3）、电路的每个分支可以采用两个pn结串联的形式使ΔVBE增加一倍，减小失调电压的作用效果。传统的带隙基准电路如图1所示，考虑运放失调电压Vos时，其具体实现过程为：设R1和R2的比例系数是m，使得I1=m×I2。忽略基极电流并假定A1很大，（1）（2）（3）其中，VBE1和VBE1是晶体管Q1和Q2的发射极基极电压，是和绝对温度成反比的负温度系数电压；R2、R3是电阻；VT是一阶负温度系数电压，，K是玻尔兹曼常数、q是单位电荷电量、T是绝对温度。从上式可看到，对传统的降低失调电压影响其思想是：通过增大方括号中第一项的值而相当于减小了失调电压Vos对输出基准电压Vout的影响。现有技术中的一种降低运放失调电压影响的基准电路如图2所示，其包含两个串联基极-射极电压的基准产生器，并增加四个PMOS晶体管M1～M4。其对运放失调电压的补偿思想同样为增大输出电压中其他项的比重，间接降低失调电压Vos的作用效果。传统的基准电压源的缺点在于：通过增大方括号中第一项的值，VBE同样要增大，在低电源电压下运算放大器很难达到很大的VOUT值；在标准的CMOS工艺中也是很难实现；为满足带隙基准的要求，还必须保证两个晶体管的偏置电流具有相同的温度特性，但在实际电路中并不能做到；除此之外，电路中运算放大器没有阻性负载，担PMOS器件的失配和沟道长度调制效应都会在输出引入误差。因此，带隙基准电路的整体特性依然没有改善，不能达到在实际中广泛的应用。对于目前出现的运放失调电压补偿方法大都采用增大公式（3）中方括号中第一项，间接减小Vos的影响，没有直接降低Vos的大小，因此，补偿后的失调电压依然很大，对电路系统的影响一直存在。
技术实现思路
为了解决现有技术存在的不足，本技术的目的是提供一种降低运放失调电压影响的基准电路。该基准电路使用二极管电阻分流电路，通过调整适当参数直接有效降低运算放大器的失调电压，解决带隙基准电路中运放失调电压较大的问题。为实现上述目的，本技术所采用的技术方案是：一种降低运放失调电压影响的基准电路，包括负载电阻R1、R2和偏置电阻R3，工作在深度负反馈的运算放大器A1，晶体管Q1、Q2，其中，由晶体管Q1与负载电阻R1串连后构成的电路，与由晶体管Q2、偏置电阻R3、负载电阻R2依次串接组成的电路并联，工作在深度负反馈的运算放大器A1的两个输入端中，一个输入端与晶体管Q1的发射极连接，另一个输入端连接在偏置电阻R3与负载电阻R2之间的电路上，还包括运放失调电压补偿电路，该补偿电路由构造相同的二极管电阻分流电路A和二极管电阻分流电路B构成，二极管电阻分流电路A与晶体管Q1并联，二极管电阻分流电路B与相串接的晶体管Q2、偏置电阻R3并联。进一步地，所述二极管电阻分流电路A是由NPN型三极管Q3和电阻R4构成，二极管电阻分流电路B是由NPN型三极管Q4和电阻R5构成，电阻R4和电阻R5的阻值相等，NPN型三极管Q3和NPN型三极管Q4的并联个数相同；所述的晶体管Q1、Q2为NPN型三极管，NPN型三极管Q3、Q4以及晶体管Q1、Q2中的所有基极和集电极接地。NPN型三极管Q3和NPN型三极管Q4在该电路中等同于二极管。进一步地，所述的负载电阻R1的阻值和负载电阻R2的阻值相等。本技术的有益效果：由于本专利增设了运放失调电压补偿电路，利用了二极管电阻分流电路，可大大降低输出基准电压中运放失调电压的影响，提高了基准电压源的输出基准电压精度。所述该运放失调电压补偿电路结构简单容易实现，在实际电路中很明确的调整某些参数即可设计出低失调电压的带隙基准源，具有更强的实用性。在目前出现的大多数技术中，并不能直接有效的降低运放的输出电压的影响，本专利技术中是通过调节电阻R2与R5的比值直接降低失调电压对输出基准电压的影响。附图说明下面结合附图和具体实施方式对本技术作进一步详细说明：图1是运放失调电压未补偿的带隙电压基准电路图；图2是现有技术中的一种降低运放失调电压影响的基准电路；图3是本专利技术降低运放失调电压影响的基准电路图。其中，图上R1～R5是电阻；A1是运算放大器；Q1～Q4是NPN型三极管；M1～M4为PMOS晶体管。具体实施方式如图2所示，一种降低运放失调电压影响的基准电路，包括负载电阻R1、R2和偏置电阻R3，工作在深度负反馈的运算放大器A1，晶体管Q1、Q2，其中，由晶体管Q1与负载电阻R1串连后构成的电路，与由晶体管Q2、偏置电阻R3、负载电阻R2依次串接组成的电路并联，工作在深度负反馈的运算放大器A1的两个输入端中，一个输入端与晶体管Q1的发射极连接，另一个输入端连接在偏置电阻R3与负载电阻R2之间的电路上，还包括运放失调电压补偿电路，该补偿电路由构造相同的二极管电阻分流电路A和二极管电阻分流电路B构成，二极管电阻分流电路A与晶体管Q1并联，二极管电阻分流电路B与相串接的晶体管Q2、偏置电阻R3并联。负载电阻R1、R2与工作在深度负反馈的运算放大器用于稳定X、Y点的电压，确保该两点的电压近似相等。偏置电阻R3和晶体管产生与正温度相关的电压ΔVBE，该电压与负温度相关的电压ΔVBE适当权重相加，达到与温度无关的输出基准电压。二极管电阻分流电路用于减小三极管Q1、Q2集电极电流，进而减小失调电压对ΔVBE的影响，提高带隙基准电压源的性能。具体方法是基于带隙基准原有的温度补偿思想，利用具有正温度特性的晶体管基极-发射极电压差ΔVBE与具有负温度特性的基极-发射极电压VBE适当的权重相加，来抵消温度对输出电压的影响，从而实现与温度无关的输出电压。进一步地，所述二极管电阻分流电路A是由NPN型三极管Q3和电阻R4构成，二极管电阻分流电路B是由NPN型三极管Q4和电阻R5构成，电阻R4和电阻R5的阻值相等，NPN型三极管Q3和NPN型三极管Q4的并联个数相同；所述的晶体管Q1、Q2为NPN型三极管，NPN型三极管Q3、Q4以及晶体管Q1、Q2中的所有基极和集电极接地。NPN型三极管Q3和NPN型三极管Q4在该电路中等同于二极管。所述的负载电阻R1的阻值和负载电阻R2的阻值相等。本结构中的失调电压Vos的系数只与ΔVBE的部分系数电阻R2、R5相关，可以通过调节电阻R2与R5的比值来减小失调电压的影响，当R2：R5的值小于1时，失调电压被降低，而非传统结构或其他方案中本文档来自技高网...

【技术保护点】
一种降低运放失调电压影响的基准电路，包括负载电阻R1、R2和偏置电阻R3，工作在深度负反馈的运算放大器A1，晶体管Q1、Q2，其中，由晶体管Q1与负载电阻R1串连后构成的电路，与由晶体管Q2、偏置电阻R3、负载电阻R2依次串接组成的电路并联，工作在深度负反馈的运算放大器A1的两个输入端中，一个输入端与晶体管Q1的发射极连接，另一个输入端连接在偏置电阻R3与负载电阻R2之间的电路上，其特征在于：还包括运放失调电压补偿电路，该补偿电路由构造相同的二极管电阻分流电路A和二极管电阻分流电路B构成，二极管电阻分流电路A与晶体管Q1并联，二极管电阻分流电路B与相串接的晶体管Q2、偏置电阻R3并联。

【技术特征摘要】
1.一种降低运放失调电压影响的基准电路，包括负载电阻R1、R2和偏置电阻R3，工作在深度负反馈的运算放大器A1，晶体管Q1、Q2，其中，由晶体管Q1与负载电阻R1串连后构成的电路，与由晶体管Q2、偏置电阻R3、负载电阻R2依次串接组成的电路并联，工作在深度负反馈的运算放大器A1的两个输入端中，一个输入端与晶体管Q1的发射极连接，另一个输入端连接在偏置电阻R3与负载电阻R2之间的电路上，其特征在于：还包括运放失调电压补偿电路，该补偿电路由构造相同的二极管电阻分流电路A和二极管电阻分流电路B构成，二极管电阻分流电路A与晶体管Q1并联，二极管电阻分流电路B与相串接的晶体管Q2、...

【专利技术属性】
技术研发人员：陈忠学，章国豪，林俊明，唐杰，何全，余凯，
申请(专利权)人：佛山臻智微芯科技有限公司，
类型：新型
国别省市：广东;44