一种降低压降的装置制造方法及图纸

本发明专利技术涉及一种降低压降的装置，包括采样电路和调节电路，采样电路用于采集线性稳压器的输出电压Vout，调节电路用于根据采样电路的采样结果调节输出电压Vout。本发明专利技术解决了现有的线性稳压器系统无法自动识别Vout与Vout’之间的差值，无法消除因为差值动态变化对芯片带来的负面影响的技术问题。本发明专利技术将采样结果输出到电压调节电路，调节电路来改变Vout电压值，使得Vout’直流电压值在各种负载情况下保持稳定。

【技术实现步骤摘要】

本专利技术涉及芯片领域，尤其是一种降低压降的装置。
技术介绍
参见图1，现有的线性稳压器通过放大器控制输出功率器件Mout，输出稳定电压Vout，在不同负载情况下，通过负反馈和放大器，调节输出功率器件Mout，确保稳压器输出恒定的电压值Vout，并能保证一定的电流输出能力，R1和R2组成了输出电压的分压装置，分压的比例根据参考电压Vref和输出电压Vout的比值来确定。在现有的线性稳压器系统中，线性稳压器端的直流输出电压Vout与负载端的电压Vout’之间存在一定的差值，原因是稳压器系统一般有多个负载模块，每个模块的物理位置不同，和稳压器之间都有一定的物理距离，负载与稳压器通过金属线连接，实际中金属线存在寄生电阻Rp，电流流经金属连线时就会产生压降，即Vout与Vout’之间的差值，同时这个差值会随着负载电流变化而变化，使得Vout’直流电压值无法稳定在目标值，而随着负载电流的大小产生波动，损害负载模块的性能。然而，现有的线性稳压器系统无法自动识别Vout与Vout’之间的差值，因此也无法消除因为差值动态变化对芯片带来的负面影响。
技术实现思路
本专利技术为解决
技术介绍
存在的上述技术问题，而提供一种降低压降的装置。本专利技术的技术解决方案是：一种降低压降的装置，其特殊之处在于：包括采样电路和调节电路，所述采样电路用于采集线性稳压器的输出电压Vout，所述调节电路用于根据采样电路的采样结果调节输出电压Vout。上述调节电路为分压比例调节电路。上述采样电路包括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件Mout与器件Msp的尺寸比为(10000-10)：1，所述分压比例调节电路包括模拟数字转换器电路ADC和可调电阻R1，所述器件Msp的栅极与输出功率器件Mout的栅极以及放大器的输出端连接，所述器件Msp的源极接Vdd，所述器件Msp的漏极与模拟数字转换器电路ADC的一端连接，所述模拟数字转换器电路ADC调节可调电阻R1的阻值。上述采样电路包括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件Mout与器件Msp的尺寸比为(10000-10)：1，所述分压比例调节电路包括模拟数字转换器电路ADC和可调电阻R2，所述器件Msp的栅极与输出功率器件Mout的栅极以及放大器的输出端连接，所述器件Msp的源极接Vdd，所述器件Msp的漏极与模拟数字转换器电路ADC的一端连接，所述模拟数字转换器电路ADC调节可调电阻R2的阻值。上述采样电路包括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件Mout与器件Msp的尺寸比为(10000-10)：1，所述分压比例调节电路包括固定电流源I1和晶体管M1，所述器件Msp的漏极与固定电流源I1的一端以及晶体管M1的栅极连接，所述晶体管M1的源极与输出功率器件Mout的漏极连接，所述晶体管M1的漏极可调电阻R2连接。上述采样电路包括电阻R3和电阻R4，所述分压比例调节电路包括放大器二和可调电阻R1,所述电阻R3的一端连接在负载与稳压器之间的金属线上，所述电阻R3的另一端与电阻R4的一端连接，所述电阻R4的另一端接地，所述放大器二的一个输入端连接在可调电阻R1和可调电阻R2之间，所述放大器二的另一个输入端连接在电阻R3和电阻R4之间，所述放大器二的输出端调节可调电阻R1，电阻R3和电阻R4的比例与可调电阻R1和可调电阻R2的初始比例相等。上述采样电路包括电阻R3和电阻R4，所述分压比例调节电路包括放大器二和可调电阻R2,所述电阻R3的一端连接在负载与稳压器之间的金属线上，所述电阻R3的另一端与电阻R4的一端连接，所述电阻R4的另一端接地，所述放大器二的一个输入端连接在可调电阻R1和可调电阻R2之间，所述放大器二的另一个输入端连接在电阻R3和电阻R4之间，所述放大器二的输出端调节可调电阻R2，电阻R3和电阻R4的比例与可调电阻R1和可调电阻R2的初始比例相等。上述器件Msp为PMOS管。上述调节电路为参考电压Vref调节电路。上述参考电压Vref调节电路包括加法器和电流控制电压源IcV，所述采样电路包括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件Mout与器件Msp的尺寸比为(10000-10)：1，所述器件Msp的栅极与输出功率器件Mout的栅极以及放大器的输出端连接，所述器件Msp的源极接Vdd，所述器件Msp的漏极与电流控制电压源IcV的一端连接，所述电流控制电压源IcV的另一端与加法器连接，参考电压Vref通过加法器进入放大器的正向输入端，电流控制电压源IcV控制加法器对参考电压Vref进行加减处理。本专利技术所具有的优点：本专利技术提供的压差采样电路，将采样结果输出到电压调节电路，调节电路来改变Vout电压值，使得Vout’直流电压值在各种负载情况下保持稳定。附图说明图1是现有的线性稳压器结构示意图；图2是本专利技术的结构原理图；图3是本专利技术实施例一的结构原理图；图4是本专利技术实施例二的结构原理图；图5是本专利技术实施例三的结构原理图；图6是本专利技术实施例四的结构原理图。具体实施例参见图3。线性稳压器的直流输出电压Vout与参考电压Vref的比例与反馈分压电路R1与R2的比例相关，本专利技术的实施例一采用与输出功率器件Mout相同类型但尺寸成一定比例的器件Msp，作为压差采样电路，模拟数字转换器电路ADC与分压电阻R1一起组成电压调节电路，就可以方便的根据输出负载电流的大小，通过调节R1与R2的比例，来调节输出端电压Vout，从而使得负载端电压Vout’在不同的负载电流情况下保持固定电压值，使负载模块性能稳定。ADC和电阻是现有单元。例如：当负载电流变大时，寄生电阻Rp保持不变，因此Vout’与Vout的差值会变大，Vout’会变得更小，通过Msp采样到电流变大的信息后，由ADC根据实际应用情况将此信息转化为控制信号，调节分压比例，使R1变大，于是Vout电压值升高，弥补因为电流变大时Vout’变小的差值，使得Vout’稳定。同理，如果负载电流变小，此系统仍然能保持Vout’稳定。参见图4，本专利技术的实施例二是采用与输出功率器件Mout相同类型但尺寸成一定比例的器件Msp，作为输出负载电流采样器件，加法器和电流控制电压源IcV一起组成调节电路，就可以方便的根据输出负载电流的大小，通过调节参考本文档来自技高网...

【技术保护点】
一种降低压降的装置，其特征在于：包括采样电路和调节电路，所述采样电路用于采集线性稳压器的输出电压Vout，所述调节电路用于根据采样电路的采样结果调节输出电压Vout。

【技术特征摘要】
1.一种降低压降的装置，其特征在于：包括采样电路和调节电路，所述采
样电路用于采集线性稳压器的输出电压Vout，所述调节电路用于根据采样电路
的采样结果调节输出电压Vout。
2.根据权利要求1所述的降低压降的装置，其特征在于：所述调节电路为
分压比例调节电路。
3.根据权利要求2所述的降低压降的装置，其特征在于：所述采样电路包
括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件
Mout与器件Msp的尺寸比为(10000-10)：1，所述分压比例调节电路包括模
拟数字转换器电路ADC和可调电阻R1，所述器件Msp的栅极与输出功率器件
Mout的栅极以及放大器的输出端连接，所述器件Msp的源极接Vdd，所述器
件Msp的漏极与模拟数字转换器电路ADC的一端连接，所述模拟数字转换器
电路ADC调节可调电阻R1的阻值。
4.根据权利要求2所述的降低压降的装置，其特征在于：所述采样电路包
括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件
Mout与器件Msp的尺寸比为(10000-10)：1，所述分压比例调节电路包括模
拟数字转换器电路ADC和可调电阻R2，所述器件Msp的栅极与输出功率器件
Mout的栅极以及放大器的输出端连接，所述器件Msp的源极接Vdd，所述器
件Msp的漏极与模拟数字转换器电路ADC的一端连接，所述模拟数字转换器
电路ADC调节可调电阻R2的阻值。
5.根据权利要求2所述的降低压降的装置，其特征在于：所述采样电路包
括器件Msp，所述器件Msp与输出功率器件Mout类型相同，输出功率器件
Mout与器件Msp的尺寸比为(10000-10)：1，所述分压比例调节电路包括固
定电流源I1和晶体管M1，所述器件Msp的漏极与固定电流源I1的一端以及
晶体管M1的栅极连接，所述晶体管M1的源极与输出功率器件Mout的漏极连
接，所述晶体管M1的漏极可调电阻R2连接。
6.根据权利要求2所述的降低压降的装置，其特征在于：所述采样电路包...

【专利技术属性】
技术研发人员：梁超，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：陕西;61