低压可调节带隙基准源的电路制造技术

技术编号:7596523 阅读:170 留言:0更新日期:2012-07-21 20:29
本发明专利技术公开了一种低压可调节带隙基准源的电路,三个PNP三级管的集电极和基极接地,第一PNP三级管的发射极与第一电阻的一端相连接,第一电阻的另一端与运算放大器的正向输入端和第一PMOS晶体管的漏极相连接,第二PNP三级管的发射极接运算放大器的反向输入端和第二PMOS晶体管的漏极,第三PNP三级管的发射极与第二电阻的一端相连接,第二电阻的另一端接第三PMOS晶体管的漏极和第三电阻的一端,第三电阻的另一端接地,运算放大器的输出端与三个PMOS晶体管的栅极相连接,三个PMOS晶体管的源极接电源。本发明专利技术能实现可配置的参考输出电压,避免运放的失调电压对启动电路的影响。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域,特别是涉及一种低压可调节带隙基准源的电路结构。
技术介绍
模拟电路广泛的使用带隙基准,产生一个与电源、温度和工艺参数无关的电压,由此电压来设计电压调整电路、低压或高压检测电路等。在低电源电压下,往往要求1.0V或者0.8V等可配置参考电压,常规的设计方法在运放的失调电压(offset)过大或者工艺漏电流增大的情况下,会发生启动问题。
技术实现思路
本专利技术要解决的技术问题是提供一种低压可调节带隙基准源的电路,实现可配置的参考输出电压,避免运放的失调电压对启动电路的影响。为解决上述技术问题,本专利技术的低压可调节带隙基准源的电路,包括三个PNP三极管Q0、Ql、Q2,运算放大器Al,由三个PMOS晶体管MPO、MP1、MP2构成的电流镜;三个PNP三级管QO、Ql、Q2的集电极和基极接地;第一 PNP三级管QO的发射极与第一电阻RO的一端相连接,第一电阻RO的另一端与运算放大器Al的正向输入端和第一 PMOS晶体管MPO的漏极相连接;第二 PNP三级管Ql的发射极接运算放大器Al的反向输入端和第二 PMOS晶体管 MPl的漏极;第三PNP三级管Q2的发本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:唐成伟
申请(专利权)人:上海华虹NEC电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术