一种含有失调消除采样电路的装置制造方法及图纸

本发明专利技术公开一种含有失调消除采样电路的装置。其中，在分散式采样保持电路的基础上，将失调消除技术引入预放大器以减小采样电路的失调误差；采用差分的伪开关管结构以减小其采样误差；并使用自举式低阻采样开关，大大地提高了采样电路的速度。通过以上方式，本发明专利技术大大地提高了分散式采样保持电路的精度和速度，实现了一种含有失调消除采样电路的装置。

【技术实现步骤摘要】
一种含有失调消除采样电路的装置
本专利技术涉及集成电路
，尤其涉及一种含有失调消除采样电路的装置。
技术介绍
目前，高速模数转换器广泛地应用在无线通讯系统、数字电视、液晶显示驱动电路 和硬盘驱动电路等领域，这些领域要求模数转换器不仅速度高，而且还要具备良好的动态 性能。因此，采样保持电路是必需的。采样保持电路的存在使得它的性能决定了模数转换 器的性能：一是采样保持电路的带宽决定了模数转换器的带宽；二是采样保持电路作为模 数转换器最前端的模块，它的精度往往决定了整个模数转换器的精度；三是模数转换器的 最高采样率不仅由比较器的工作速度决定，还与采样保持电路的速度以及采样保持后模拟 预处理的电路的稳定时间有关。因此，采样保持电路的设计非常重要。 但是，在高速CMOS模数转换器中，单独的高速采样保持电路设计非常困难，主要 是因为CMOS工艺条件下，具有高增益带宽积的放大器设计困难，用CMOS工艺实现就需要付 出很大的代价。而采用如图1所示的开关电容电路保持信号，会由于电荷注入和时钟馈通 效应而引入非常大的误差，精度不高；且由于导通电阻过大，不能满足高速的要求。分散式 采样保持电路，由于预放大器的存在，从一定程度上提高了采样的精度，如图2所示，它把 采样保持电路与预放大电路结合在一起，当时钟为高电平时，预放大器跟随输入信号；而当 时钟信号由高电平变为低电平，预放大器停止跟随输入信号，采样保持电路保持此时的信 号。但是预放大器的引入必然会带来失调误差，再加上上面所述的电荷注入和时钟馈通效 应所引入的误差，这样使采样保持电路和整个模数转换器的精度提高有限。
技术实现思路
为解决上述技术问题，本专利技术提供了一种含有失调消除的高速高精度采样电路的 装置，其包括：含失调消除的预放大器和自举式低阻采样开关。 其中，所述含失调消除的预放大器为： 在输入失调电压的差分预放大器Ai的输出端串联两个电容Q和C2，当CK为0时， NM0S管札和M2断开，NM0S管M3、M4、M5和M6导通，预放大器Ai的差分输入和输出端分别通 过M3、M4、M5和M6接通相同的共模电压信号VCM，因此失调电压存入C1和C2两个电容中； 当CK为1时，NM0S管M3、M4、M5和M6断开，和M2导通，信号Vin和VMf输入到预 放大器中，预放大器Ai和A2处于放大状态。 其中，所述自举式低阻采样开关为： 当CK为0时，NM0S管P7和P8导通，NM0S管P6和P9栅端的电荷通过P7和P8放电， PM0S管Pi导通，P5断开，NM0S管P2断开，PM0S管P3和NM0S管P4导通，使得电容q的两端 接到电源电压VDD和地，电源对C3充电，使其两端的电压值接近VDD ; 当CK为1时，PM0S管PpNMOS管P4和P8断开，NM0S管P2导通，PM0S管P5的栅端 电压被拉低，从而P5导通，电容C3两端的电压在CK为0时被充电到VDD，则在P5导通后，C3 上极板的电荷重新进行分配，使得P6和P9上的栅压vg变为：本文档来自技高网...

【技术保护点】
一种含有失调消除采样电路的装置，其特征在于，包括：含失调消除的预放大器和自举式低阻采样开关。

【技术特征摘要】
1. 一种含有失调消除采样电路的装置，其特征在于，包括：含失调消除的预放大器和 自举式低阻采样开关。2. 如权利要求1所述含有失调消除采样电路的装置，其特征在于，所述含失调消除的 预放大器为： 在输入失调电压的差分预放大器A1的输出端串联两个电容C1和C2，当CK为O时，NMOS管M1和M2断开，NMOS管M3、M4、M5和M6导通，预放大器A1的差分输入和输出端分别通过M3、 M4、M5和M6接通相同的共模电压信号Vcm，因此失调电压存入Cl和C2两个电容中； 当CK为1时，NMOS管M3、M4、M5和M6断开，M1和M2导通，信号Vin和VMf输入到预放大 器中，预放大器A1和A2处于放大状态。3. 如权利要求1所述含有失调消除采样电路的装置，其特征在于，所述自举式低阻采 样开关为： 当CK...

【专利技术属性】
技术研发人员：刘振，徐树民，田心，亓延峰，
申请(专利权)人：航天信息股份有限公司，
类型：发明
国别省市：北京;11