【技术实现步骤摘要】
本专利技术涉及cmos集成电路技术，特别涉及一种微控制器(mcu)中使用的上电复位电路。
技术介绍
1、上电复位(power-on-reset,por)电路常在微控制器(mcu)中用于上电检测。当电源上电时，por提供一个复位信号(reset)给芯片内部数字模块以确保芯片总在确定的状态下开始工作。
2、现有上电复位电路如图1所示，该电路包括迟滞电路a、复位信号产生电路b、采样延迟及放电电路c。电路主要原理如下：
3、当电源上电时，vn节点电压(即第一电阻r1和第二电阻r2的分压)上升，随电源电压增加，第一nmos管nm1逐渐开始导通，v1节点电压被拉低，v2节点电压同时变低，使第六pmos管pm6导通，第四pmos管pm4镜像第一pmos管pm1支路的电流给复位电容cap充电，复位电容cap上极板电压v0逐渐增加，复位信号reset起初跟随电源电压vdd上升，当复位电容cap上极板电压v0增加到足够大时，输入端接复位电容cap上极板的反相器inv翻转，复位信号reset由高置低。复位信号reset发生翻转时对应的电源电压vdd为电压上检测点(vrise)。复位信号reset置高段的宽度即为复位信号reset脉宽。
4、当电源电压下降时，vn节点电压也随之下降，由于前述v2节点电压变低时，第五pmos管pm5也导通，第二pmos管pm2支路电流也流向第一电阻r1和第二电阻r2，使vn节点电压增加，同时vp节点电压也增加，使得第三pmos管pm3电流减小。因此vn节点电压会下降到更低值使v1节点电
5、整体电路中迟滞电路a通过引入第五pmos管pm5产生了迟滞窗口。复位信号产生电路b产生信号控制采样延迟及放电电路c进行充放电，其中充电过程即对应了信号延迟，这一延迟可使得电源上电时mcu在足够高的电压下开始工作。这一电路结构可保证检测电压窗口的产生，可通过调节复位电容的容值和充电电流灵活调节复位信号reset的脉宽，并且电源电压在短时间内下电再上电时，该电路也可正确产生复位信号reset。
6、在mcu实际使用中，主上电复位电路(por)作为系统中最先启动的模块，电压上检测点常设置在1.6v以上，供电电源电压超过这一值后，后续数字模块开始复位过程，保证在确定态下工作。而电路的欠电保护、下电检测等功能由其他电路模块完成，por电路的电压下检测点设置得较低，往往设置为mos管的阈值电压(500mv左右)。
7、对于图1电路结构来说，由于复位电容放电很快，电压下检测点约为使v2节点电压发生翻转时的vn节点电压(约为第一nmos管nm1的阈值电压)再加上第一pmos管pm1的源漏电压vds。在控制功耗和面积，并且保证电流镜饱和的情况下，第一pmos管pm1自身阻抗与下方电阻量级相似，其源漏电压vds往往有几百mv，因此电压下检测点在图1电路结构下往往在1v以上，难以实现阈值电压级别，这对图1电路的实际应用带来了明显限制。
技术实现思路
1、本专利技术要解决的技术问题是提供一种上电复位电路，可实现电压上检测点与下检测点的大幅分离，将下检测点降低到nmos管阈值电压附近，满足了更低的电压下检测点的需求。
2、为解决上述技术问题，本专利技术提供的上电复位电路，其包括第一pmos管pm1、第三pmos管pm3、第四pmos管pm4、第五pmos管pm5、第六pmos管pm6、第七pmos管pm7、第一nmos管nm1、第二nmos管nm2、第一电阻r1、第二电阻r2、第一反相器inv1、第二反相器inv2、第三反相器inv3及复位电容cap；
3、第一pmos管pm1、第三pmos管pm3、第四pmos管pm4及第五pmos管pm5的源端同接电源电压vdd；
4、第一pmos管pm1栅端及漏端、第三pmos管pm3栅端、第四pmos管pm4栅端同接vp节点；
5、第一电阻r1、第二电阻r2依次串接在vp节点到地gnd之间；
6、第三pmos管pm3漏端、第一nmos管nm1漏端及第一反相器inv1输入端同接v1节点；
7、第二反相器inv2输入端接第一反相器inv1输出端v1b；
8、第二反相器inv2输出端、第五pmos管pm5栅端、第六pmos管pm6栅端、第二nmos管nm2栅端同接v2节点；
9、第五pmos管pm5漏端、第七pmos管pm7源端及第一nmos管nm1栅端同接vn节点；
10、第七pmos管pm7栅端接第一反相器inv1输出端v1b，漏端接第一电阻r1同第二电阻r2的串接点；
11、第一nmos管nm1源端、第二nmos管nm2源端均接地gnd；
12、第六pmos管pm6源端接第四pmos管pm4漏端；
13、第六pmos管pm6漏端接第二nmos管nm2漏端及第三反相器inv3输入端；
14、复位电容cap两端分别接第六pmos管pm6漏端和地gnd；
15、第三反相器inv3输出端用于输出复位信号reset。
16、较佳的，第五pmos管pm5的源漏导通电阻小于第一pmos管pm1、第三pmos管pm3、第四pmos管pm4及第六pmos管pm6的源漏导通电阻。
17、较佳的，第七pmos管pm7的源漏导通电阻小于第一pmos管pm1、第三pmos管pm3、第四pmos管pm4及第六pmos管pm6的源漏导通电阻。
18、较佳的，第五pmos管pm5的源漏导通电阻小于2kω。
19、较佳的，第一pmos管pm1的源漏导通电阻、第一电阻r1、第二电阻r2为同一量级。
20、较佳的，第一电阻r1、第二电阻r2的阻值为10kω～10mω。
21、较佳的，第二电阻r2的阻值为第一电阻r1的正整数倍。
22、较佳的，第四pmos管pm4的工艺参数与第一pmos管pm1相同。
23、较佳的，复位电容cap为mos电容、mom电容或变容器。
24、较佳的，复位电容cap为0.01pf～100pf。
25、本专利技术的上电复位电路，对迟滞电路a和复位信号产生电路b进行了优化，引入开关管第七pmos管pm7实现了上下电时第一nmos管nm1栅端控制电压的区分(电压上下检测点)，上电时的电压上检测点由电阻分压决定，下电时的电压下检测点则直接由电源电压vdd决定,这一区分可实现电压上检测点与下检测点的大幅分离(电压窗口>1本文档来自技高网...
【技术保护点】
1.一种上电复位电路，其特征在于，其包括第一PMOS管(PM1)、第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)、第六PMOS管(PM6)、第七PMOS管(PM7)、第一NMOS管(NM1)、第二NMOS管(NM2)、第一电阻(R1)、第二电阻(R2)、第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)及复位电容(CAP)；
2.根据权利要求1所述的上电复位电路，其特征在于，
3.根据权利要求1所述的上电复位电路，其特征在于，
4.根据权利要求1所述的上电复位电路，其特征在于，
5.根据权利要求1所述的上电复位电路，其特征在于，
6.根据权利要求1所述的上电复位电路，其特征在于，
7.根据权利要求1所述的上电复位电路，其特征在于，
8.根据权利要求1所述的上电复位电路，其特征在于，
9.根据权利要求1所述的上电复位电路，其特征在于，
10.根据权利要求1所述的上电复位电路，其特征在于，
【技术特征摘要】
1.一种上电复位电路，其特征在于，其包括第一pmos管(pm1)、第三pmos管(pm3)、第四pmos管(pm4)、第五pmos管(pm5)、第六pmos管(pm6)、第七pmos管(pm7)、第一nmos管(nm1)、第二nmos管(nm2)、第一电阻(r1)、第二电阻(r2)、第一反相器(inv1)、第二反相器(inv2)、第三反相器(inv3)及复位电容(cap)；
2.根据权利要求1所述的上电复位电路，其特征在于，
3.根据权利要求1所述的...
【专利技术属性】
技术研发人员：贾郁，钱翼飞，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。