一种具有失调抑制与温度补偿的亚阈值CMOS基准电压源电路制造技术

本发明专利技术涉及一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路。该亚阈值CMOS基准电压源电路包括启动电路11、电流偏置电路13，箝位运放电路15、基准源核心电路17、电压源VDD、接地端GND及输出端VREF，其中，在基准源核心电路17中通过使用伪串联晶体管与电阻并联的结构，利用伪串联晶体管的负温度特性对基准电压源输出进行温度曲率补偿。即采用失调按比例缩小技术的亚阈值CMOS基准电压源电路能有效地减小运放失调电压对基准电压的影响。

【技术实现步骤摘要】

本专利技术涉及模拟集成电路
，特别涉及一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路。
技术介绍
如今以无线体域网(Wireless Body Area Network,简称WBAN)、能量获取技术为代表的低压低功耗应用受到了越来越多的关注。在这些应用中，需要基准源尽可能满足低电源电压，低功耗、小尺寸以及高精度的要求。传统的CMOS带隙基准源虽然精度较高，但BE结需要正向偏置，因此电源电压要在1V左右。为了满足低电源电压的应用要求，亚阈值MOS的基准源的设计得到了发展。然而，亚阈值MOS在应用中存在以下两个比较严重的问题：第一、温度系数较高。亚阈值MOS产生基准电压的原理与双极结型晶体管(Bipolar Junction Transistor,简称BJT)类似。利用阈值电压Vth的负温度系数和两个亚阈值MOS的栅源电压之差△VGS的正温度系数可以获得零温度系数。但Vth高阶项的值远大于VBE的高阶项，因此亚阈值MOS的温度系数往往较高，在几十ppm/℃。所以，为了进一步降低温度系数，需要考虑高阶项的影响，进行曲率补偿。第二、由于MOS管的失配，箝位电路存在失调。请参见图1，图1为现有技术的一种亚阈值MOS基准源的电路结构示意图。箝位电路的失调会使基准源的△VGS或PTAT(Proportional To Absolute Temperature)电流出现偏差。更进一步的，箝位电路的失调会被电阻的比例放大进而影响基准电压的精度。针对失调的消除，第一种方法是增加MOS器件尺寸，但抑制失调的效果有限，且是以牺牲面积为代价。第二种方法是采用斩波技术来消除失调。然后，斩波技术虽然可以减小运放失调，从而使得基准电压的偏差降低，但斩波技术需要额外的时钟产生电路和滤波电路，增大了芯片面积和功耗。因此，如何设计一种失调抑制的基准电压源就变得及其重要。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路。本专利技术从降低温度系数和抑制失调出发，提出了一种失调抑制和曲率补偿的亚阈值CMOS实现的基准电压源。该基准电压源在较低的电源电压下工作，实现了低功耗。失调抑制与曲率补偿使得基准电压源实现了高精度。具体地，本专利技术一个实施例提出的一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路10，包括启动电路11、电流偏置电路13，箝位运放电路15、基准源核心电路17、电压源VDD、接地端GND及输出端VREF，其中：所述基准源核心电路17包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十一NMOS管MN11、第十二NMOS管MN12及第十三NMOS管MN13；其中，所述第四电阻R4与所述第十一NMOS管MN11，所述第五电阻R5、所述第十二NMOS管MN12与所述第七电阻R7，所述第六电阻R6与所述第十三NMOS管MN13分别串接后并接于所述输出端VREF与所述接地端GND之间；所述第十一NMOS管MN11的控制端电连接至所述第五电阻R5与所述第十二NMOS管MN12串接形成的节点B处；所述第十二NMOS管MN12的控制端与所述第十三NMOS管MN13的控制端均电连接至所述第六电阻R6与所述第十三NMOS管MN13串接形成的节点C处；所述第十PMOS管MP10与所述第十一PMOS管MP11串接后并接于所述第四电阻R4的两端，且所述第十PMOS管MP10的控制端电连接至所述第十PMOS管MP10与所述第十一PMOS管MP11串接形成的节点处，所述第十一PMOS管MP11的控制端电连接至所述第四电阻R4和所述第十一NMOS管MN11串接形成的节点A处；所述第十二PMOS管MP12与所述第十三PMOS管MP13串接后并接于所述第五电阻R5的两端，且所述第十二PMOS管MP12的控制端电连接至所述第十二PMOS管MP12与所述第十三PMOS管MP13串接形成的节点处，所述第十三PMOS管MP13的控制端电连接至所述第五电阻R5和所述第十二NMOS管MN12串接形成的节点B处；所述第十四PMOS管MP14与所述第十五PMOS管MP15串接后并接于所述第六电阻R6的两端，且所述第十四PMOS管MP14的控制端电连接至所述第十四PMOS管MP14与所述第十五PMOS管MP15串接形成的节点处，所述第十五PMOS管MP15的控制端电连接至所述第六电阻R6和所述第十三NMOS管MN13串接形成的节点C处。在本专利技术的一个实施例中，所述启动电路11包括第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第十六PMOS管Mp16、第十七PMOS管Mp17、第十八PMOS管Mp18、第十九PMOS管Mp19、第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5；其中，所述第十六PMOS管Mp16、所述第十七PMOS管Mp17、所述第十八PMOS管Mp18及所述第十九PMOS管Mp19和所述第一NMOS管Mn1串接于所述电压源VDD和所述接地端GND之间，且所述第十六PMOS管Mp16、所述第十七PMOS管Mp17、所述第十八PMOS管Mp18和所述第十九PMOS管Mp19的控制端串接后电连接至所述接地端GND；所述第一PMOS管Mp1与所述第二PMOS管Mp2并接后与所述第二NMOS管Mn2串接于所述电压源VDD和所述接地端GND之间，所述第一PMOS管Mp1的控制端电连接至所述第二PMOS管Mp2与所述第二NMOS管Mn2串接形成的节点处，所述第二PMOS管Mp2的控制端电连接至所述第四PMOS管Mp4的控制端，所述第一NMOS管Mn1的控制端与所述第二NMOS管Mn2的控制端均电连接至所述第十九PMOS管Mp19和所述第一NMOS管Mn1串接形成的节点处；所述第三PMOS管Mp3电连接至所述电压源VDD与所述电流偏置电路13之间且其控制端电连接至所述第二PMOS管Mp2与所述第二NMOS管Mn2串接形成的节点处；所述第三NMOS管Mn3与所述第四NMOS管Mn4并接后与所述第四PMOS管Mp4串接于所述接地端GND与所述电压源VDD之间，所述第三NMOS管Mn3的控制端电连接至所述第四NMOS管Mn4与所述四PMOS管Mp4串接形成的节点处，所述第四NMOS管Mn4的控制端电连接第二节点B处；所述第五NMOS管Mn5电连接至所述箝位运放电路15与所述接地端GND之间且其控制端电连接至所述第四NMOS管Mn4与所述四PMOS管Mp4串接形成的节点处。在本专利技术的一个实施例中，所述电流偏置电路13包括第五PMOS管Mp5、第六PMOS管Mp6、第六NMOS管Mn6、第七NMOS管Mp6和第一电阻R1；其中，所述第五PMOS管Mp5、所述第六NMOS管Mn6和所述第一电阻R1，所述第六PMOS管Mp6和所述第七NMOS管Mn7分别串接后电连接至所述电压源VDD和所述接地端GND之间；所述第五PMOS管Mp5的本文档来自技高网...

【技术保护点】
一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路(10)，包括启动电路(11)、电流偏置电路(13)，箝位运放电路(15)、基准源核心电路(17)、电压源(VDD)、接地端(GND)及输出端(VREF)，其特征在于：所述基准源核心电路(17)包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十一NMOS管(MN11)、第十二NMOS管(MN12)及第十三NMOS管(MN13)；其中，所述第四电阻(R4)与所述第十一NMOS管(MN11)，所述第五电阻(R5)、所述第十二NMOS管(MN12)与所述第七电阻(R7)，所述第六电阻(R6)与所述第十三NMOS管(MN13)分别串接后并接于所述输出端(VREF)与所述接地端(GND)之间；所述第十一NMOS管(MN11)的控制端电连接至所述第五电阻(R5)与所述第十二NMOS管(MN12)串接形成的节点(B)处；所述第十二NMOS管(MN12)的控制端与所述第十三NMOS管(MN13)的控制端均电连接至所述第六电阻(R6)与所述第十三NMOS管(MN13)串接形成的第三节点(C)处；所述第十PMOS管(MP10)与所述第十一PMOS管(MP11)串接后并接于所述第四电阻(R4)的两端，且所述第十PMOS管(MP10)的控制端电连接至所述第十PMOS管(MP10)与所述第十一PMOS管(MP11)串接形成的节点处，所述第十一PMOS管(MP11)的控制端电连接至所述第四电阻(R4)和所述第十一NMOS管(MN11)串接形成的第一节点(A)处；所述第十二PMOS管(MP12)与所述第十三PMOS管(MP13)串接后并接于所述第五电阻(R5)的两端，且所述第十二PMOS管(MP12)的控制端电连接至所述第十二PMOS管(MP12)与所述第十三PMOS管(MP13)串接形成的节点处，所述第十三PMOS管(MP13)的控制端电连接至所述第五电阻(R5)和所述第十二NMOS管(MN12)串接形成的第二节点(B)处；所述第十四PMOS管(MP14)与所述第十五PMOS管(MP15)串接后并接于所述第六电阻(R6)的两端，且所述第十四PMOS管(MP14)的控制端电连接至所述第十四PMOS管(MP14)与所述第十五PMOS管(MP15)串接形成的节点处，所述第十五PMOS管(MP15)的控制端电连接至所述第六电阻(R6)和所述第十三NMOS管(MN13)串接形成的第三节点(C)处。...

【技术特征摘要】
1.一种具有失调抑制和温度补偿的亚阈值CMOS基准电压源电路(10)，包括启动电路(11)、电流偏置电路(13)，箝位运放电路(15)、基准源核心电路(17)、电压源(VDD)、接地端(GND)及输出端(VREF)，其特征在于：所述基准源核心电路(17)包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十一NMOS管(MN11)、第十二NMOS管(MN12)及第十三NMOS管(MN13)；其中，所述第四电阻(R4)与所述第十一NMOS管(MN11)，所述第五电阻(R5)、所述第十二NMOS管(MN12)与所述第七电阻(R7)，所述第六电阻(R6)与所述第十三NMOS管(MN13)分别串接后并接于所述输出端(VREF)与所述接地端(GND)之间；所述第十一NMOS管(MN11)的控制端电连接至所述第五电阻(R5)与所述第十二NMOS管(MN12)串接形成的节点(B)处；所述第十二NMOS管(MN12)的控制端与所述第十三NMOS管(MN13)的控制端均电连接至所述第六电阻(R6)与所述第十三NMOS管(MN13)串接形成的第三节点(C)处；所述第十PMOS管(MP10)与所述第十一PMOS管(MP11)串接后并接于所述第四电阻(R4)的两端，且所述第十PMOS管(MP10)的控制端电连接至所述第十PMOS管(MP10)与所述第十一PMOS管(MP11)串接形成的节点处，所述第十一PMOS管(MP11)的控制端电连接至所述第四电阻(R4)和所述第十一NMOS管(MN11)串接形成的第一节点(A)处；所述第十二PMOS管(MP12)与所述第十三PMOS管(MP13)串接后并接于所述第五电阻(R5)的两端，且所述第十二PMOS管(MP12)的控制端电连接至所述第十二PMOS管(MP12)与所述第十三PMOS管(MP13)串接形成的节点处，所述第十三PMOS管(MP13)的控制端电连接至所述第五电阻(R5)和所述第十二NMOS管(MN12)串接形成的第二节点(B)处；所述第十四PMOS管(MP14)与所述第十五PMOS管(MP15)串接后并接于所述第六电阻(R6)的两端，且所述第十四PMOS管(MP14)的控制端电连接至所述第十四PMOS管(MP14)与所述第十五PMOS管(MP15)串接形成的节点处，所述第十五PMOS管(MP15)的控制端电连接至所述第六电阻(R6)和所述第十三NMOS管(MN13)串接形成的第三节点(C)处。2.如权利要求1所述的基准电压源电路(10)，其特征在于，所述启动电路(11)包括第一PMOS管(Mp1)、第二PMOS管(Mp2)、第三PMOS管(Mp3)、第四PMOS管(Mp4)、第十六PMOS管(Mp16)、第十七PMOS管(Mp17)、第十八PMOS管(Mp18)、第十九PMOS管(Mp19)、第一NMOS管(Mn1)、第二NMOS管(Mn2)、第三NMOS管(Mn3)、第四NMOS管(Mn4)、第五NMOS管(Mn5)；其中，所述第十六PMOS管(Mp16)、所述第十七PMOS管(Mp17)、所述第十八PMOS管(Mp18)及所述第十九PMOS管(Mp19)和所述第一NMOS管(Mn1)串接于所述电压源(VDD)和所述接地端(GND)之间，且所述第十六PMOS管(Mp16)、所述第十七PMOS管(Mp17)、所述第十八PMOS管(Mp18)和所述第十九PMOS管(Mp19)的控制端串接后电连接至所述接地端(GND)；所述第一PMOS管(Mp1)与所述第二PMOS管(Mp2)并接后与所述第二NMOS管(Mn2)串接于所述电压源(VDD)和所述接地端(GN...

【专利技术属性】
技术研发人员：刘帘曦，廖栩锋，宋宇，沐俊超，朱樟明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61