一个基于ＮＭＯＳ反馈用于芯片上电源箝位ＥＳＤ保护电路制造技术

一种用于电源和地之间的箝位晶体管提供静电放电（ＥＳＤ）保护。滤波电容器和电阻器产生一个滤波电压，其通过三个反向器进行缓冲以驱动箝位晶体管的栅极。滤波电容器大约比传统的箝位电路里的小２０倍。在滤波电容器和电阻器的Ｒ－Ｃ时间常数过去之后，通过反馈技术保持箝位晶体管开启，允许更小的电容器能够开启箝位晶体管更长时间。亚阈值导电晶体管仅传导一个较小的亚阈值电流，其延长第一反向器输出节点的放电时间。亚阈值导电晶体管的栅极是由第二个反向器反馈驱动。反馈电阻器有较高的电阻值，以缓慢升高来自滤波电压的第二反向器的电压，从而缓慢升高亚阈值导电晶体管的栅极。

【技术实现步骤摘要】

本专利技术涉及半导体电路的静电放电(ESD)保护，特别涉及采用反馈技术的电源和 地(power-to-ground)之间的箝位电路。
技术介绍
半导体加工技术能够生产极小型的晶体管。这些微型晶体管具有很薄的氧化绝缘 层，其容易被静电损坏。因此，当手持这些半导体装置时需要特别小心。通常人身上携带的静电能够通过半导体集成电路(IC或芯片)上的任何一对接口 (Pin)进行放电。通常使用自动测试装置施加一个电压在不同对的芯片接口(Pin)上，来测 试IC芯片对这种静电放电(ESD)的阻抗。可以选择任何一对接口(Pin)用于ESD测试。输入和输出接口(Pin) —般有对应的ESD保护电路，但核心电路被直接连接到Vdd 电源和Vss地之间，Vdd和Vss之间没有电源箝位电路用于ESD保护。当ESD脉冲被施加 到Vdd和Vss之间时，使用芯片内部晶体管来驱散ESD脉冲。但是，随着装置尺寸持续缩小，当ESD脉冲施加在电源和地之间时就会发生损坏。 确切的破坏机理可能很难确定，并且可能随IC电路和几何特性设计的不同而不同。厚氧化物晶体管可以作为ESD保护电路。尽管这种厚氧化物晶体管比薄氧化物晶 体管更本文档来自技高网...

【技术保护点】
一种静电保护电路，包括：一个箝位晶体管，被连接电源ＶＤＤ和地Ｖｓｓ之间用于静电（ＥＳＤ）脉冲分流，用一控制电路控制其栅极；一个滤波电容器，其连接到一个滤波节点；一个滤波电阻器，其连接到所述滤波节点；第一反向器，接收滤波节点作为一个输入，并驱动第一节点作为一个输出；第二反向器，接收第一节点作为一个输入，并驱动第二节点作为一个输出；第三反向器，接收第二节点作为一个输入，并驱动栅极节点作为一个输出；一个反馈电阻，其连接在滤波节点和第二节点之间，用于在ＥＳＤ脉冲期间对第二节点充电；和一个亚阈值导电晶体管，串联于第一反向器，位于限制节点和Ｖｓｓ节点之间，用于延迟嵌位晶体管的开启时间；亚阈值导电晶体管传导...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蔡小五，严北平，杜晓阳，霍晓，韩孝勇，颜丙勇，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：HK