芯片、芯片的启动保护装置及方法制造方法及图纸

本发明专利技术提供一种芯片、芯片的启动保护装置及方法。其中，所述保护装置包括：存有第一校验码的存储单元；可调时钟发生单元，用于在上电后输出预设频率的时钟信号，并根据所接收的降频指令降低所输出的时钟信号的频率；与所述可调时钟发生单元和存储单元相连的校验码比对单元，用于比对所述存储单元所保存的第一校验码与预设的第二校验码，若一致，则触发芯片中的各工作硬件按照当前频率的时钟信号启动运行，若不一致，向所述可调时钟发生单元发送所述降频指令。本发明专利技术解决了系统在保证最高性能的情况下，以及又能保证系统高稳定性的情况下，芯片自动适应外部环境的工作方法。

Device and method for starting protection of chip and chip

The invention provides a chip and chip startup protection device and method. Among them, the protection device comprises a storage unit being the first check code; adjustable clock generating unit, a clock signal for a predetermined frequency output after power on, and according to the instructions received lower frequency clock signal outputted by the lower frequency; and the adjustable clock send check code comparison unit is connected to students unit and storage unit, for maintaining the alignment of the storage units first check code with a preset second check code, if the agreement is triggered in the chip hardware according to the frequency of the clock signal of the start-up operation, if not, to the adjustable clock generation unit transmits the reduced frequency of instruction. The invention solves the problem that the system can automatically adapt to the external environment under the condition that the highest performance is guaranteed and the system stability can be ensured.

【技术实现步骤摘要】
芯片、芯片的启动保护装置及方法
本专利技术涉及芯片领域，尤其涉及一种芯片、芯片的启动保护装置及方法。
技术介绍
随着芯片高集成度的发展，很多集成芯片中包含处理器、存储器等敏感器件。这些敏感器件对工作环境、时钟频率有着严格的要求。因此，在设计时，高可靠性芯片中通常包含延时电路，以确保含有敏感器件的电路的时钟信号稳定。然而，由于干扰敏感电路的因素很多，如上电时的电平抖动、外部电磁场的干扰、温度和湿度干扰等，过高的、固定时钟信号可能会造成芯片在干扰环境下无法运行、重复启动、错读信息等问题。因此，需要对现有技术进行改进。
技术实现思路
本专利技术提供一种芯片、芯片的启动保护装置及方法，用于解决现有技术中频率过高的固定时钟信号无法确保芯片工作的系统稳定性的问题。基于上述目的，本专利技术提供一种芯片的启动保护装置，包括：存有第一校验码的存储单元；可调时钟发生单元，用于在上电后输出预设频率的时钟信号，并根据所接收的降频指令降低所输出的时钟信号的频率；与所述可调时钟发生单元和存储单元相连的校验码比对单元，用于比对所述存储单元所保存的第一校验码与预设的第二校验码，若一致，则触发芯片中的各工作硬件按照当前频率的时钟信号启动运行，若不一致，向所述可调时钟发生单元发送所述降频指令。优选地，所述可调时钟发生单元包括：计数器电路、和包含可调电阻的可调时钟发生电路；所述计数器电路用于基于所接收的降频指令计数降频频次，并基于所述降频频次调整所述可调电阻。优选地，所述可调时钟发生电路包括：比较器、串联的电阻R0和可调电阻R1、受控端级联的若干开关组、对应开关组数量的接地电容、整形模块；所述比较器的负输入端连接参考电压、正输入端接入电阻R0和R1之间，所述比较器的输出端通过电阻R0和R1接地，同时还与各开关组的输入端相连，各开关组的信号输出端连接对应的接地电容。其中，后一级开关组的受控端连接前一级开关组的信号输出端，最后一级开关组的信号输出端连接整形模块的输入端。同时，第一级开关组的受控端也与整形模块的输入端相连。优选地，所述校验码比对单元包括：与所述存储单元相连的地址发生器，用于在上电时生成对应所述存储单元中存储第一校验码的地址信息，并利用所生成的地址信息获取所述第一校验码；与所述地址发生器和可调时钟发生单元相连的校验码比对电路，用于将来自所述地址发生器的第一校验码、与预设的第二校验码进行比对，若一致，则输出用于表示校验正确的指令，若不一致，则记录调整后的与时钟信号频率相关的信息，并向所述可调时钟发生单元发送所述降频指令；与所述校验码比对电路相连的触发器，用于基于所接收的用于表示校验正确的指令，触发所述校验码比对电路将当前所述时钟信号的相关信息保存到所述存储单元中，并指示各工作硬件按照当前频率的时钟信号启动运行。优选地，所述存储单元中包含多个第一校验码；对应的，所述校验码比对单元还用于将所述地址发生器所提供的第一校验码与对应的预设第二校验码进行比较，并在所有比较结果为一致时，输出用于表示校验正确的指令。优选地，所述校验码比对单元还用于按照预设重复次数，重复比较所述地址发生器所提供的第一校验码与预设的第二校验码，并在所有比较结果均为一致时，输出用于表示校验正确的指令。基于上述目的，本专利技术还提供一种芯片，包括：如上任一所述的启动保护装置。基于上述目的，本专利技术还提供一种芯片的启动保护方法，其中，所述芯片中包含存有第一校验码的存储单元，包括：在上电时产生预设频率的时钟信号；比对所述存储单元所保存的第一校验码与预设的第二校验码；若一致，则触发芯片中的各工作硬件按照当前频率的时钟信号启动运行；若不一致，则降低所产生的时钟信号的频率，重新比对两校验码，直至比对结果为一致为止。优选地，所述比对所述存储单元所保存的第一校验码与预设的第二校验码的方式包括：在上电时生成对应所述存储单元中存储第一校验码的地址信息，并利用所生成的地址信息获取所述第一校验码；将所获取的第一校验码、与预设的第二校验码进行比对。优选地，所述第一校验码为多个；对应的，所述比对存储单元所保存的第一校验码与预设的第二校验码的方式包括：将所述存储单元中存储各第一校验码与对应的预设第二校验码进行比较，并在所有比较结果为一致时，输出用于表示校验正确的指令。优选地，所述比对存储单元所保存的第一校验码与预设的第二校验码的方式包括：按照预设重复次数，重复比较所述存储单元中存储的第一校验码与预设的第二校验码，并在所有比较结果均为一致时，输出用于表示校验正确的指令。如上所述，本专利技术的芯片、芯片的启动保护装置及方法，具有以下有益效果：通过在芯片中的敏感器件启动工作前利用部分数字电路对时钟信号的频率进行验证，并根据验证结果对当前时钟信号的频率进行调整，本专利技术通过降低芯片工作时钟频率的方式，确保芯片的系统稳定性，有效防止了芯片运行时出现的CPU错读信息、程序运行错误、反复复位重启等恶性循环；另外，采用逐步降频的方式，能够为芯片提供尽可能高的时钟频率，确保芯片的工作效率；还有，为了防止偶然验证成功，而为敏感器件提供不适宜工作环境的时钟频率，本专利技术还采用多次验证的方式，可以保证整个系统在任何条件下的安全工作需求。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对本专利技术实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本专利技术实施例的内容和这些附图获得其他的附图。图1是本专利技术的芯片的一个实施例的结构方框图。图2是本专利技术的启动保护装置中可调时钟发生电路的一个实施例的结构方框图。图3是本专利技术的启动保护装置中校验比对单元的一个实施例的结构方框图。图4是本专利技术的启动保护装置上电后的时序示意图。图5是本专利技术的启动保护方法的一个实施例的流程图。具体实施方式为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本专利技术实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术提供一种芯片。所述芯片包含时钟信号发生器，以及基于时钟信号所提供的逻辑时序来工作的数字电路，如CPU、存储单元、触发器、逻辑器件等。所述芯片1还包括：启动保护装置11。当芯片1上电时，所述启动保护装置11基于电源信号开始工作，并在当前时钟信号的频率下，进行校验码验证，并根据验证结果降低时钟信号的频率。对于芯片中的敏感数字器件(如CPU等)来说，此时并未启动，而是在验证通过后按照验证通过时的时钟频率启动运行。所述启动保护装置11包括：所述存储单元111、可调时钟发生单元112、校验码比对单元113。所述存储单元111中存有第一校验码。所述存储单元111包括但不限于：闪存存储器、只读内存、可重复编程的存储器件、一次性可编程存储器件等。所述可调时钟发生单元112是对现有时钟信号发生器的改进，其不仅在上电时输出预设频率的时钟信号，还根据所接收的降频指令调整时钟信号的频率。在此，所述可调时钟发生单元112包括：计数器电路和可调时钟发生电本文档来自技高网...

【技术保护点】
一种芯片的启动保护装置，其特征在于，包括：存有第一校验码的存储单元；可调时钟发生单元，用于在上电后输出预设频率的时钟信号，并根据所接收的降频指令降低所输出的时钟信号的频率；与所述可调时钟发生单元和存储单元相连的校验码比对单元，用于比对所述存储单元所保存的第一校验码与预设的第二校验码，若一致，则触发芯片中的各工作硬件按照当前频率的时钟信号启动运行，若不一致，向所述可调时钟发生单元发送所述降频指令。

【技术特征摘要】
1.一种芯片的启动保护装置，其特征在于，包括：存有第一校验码的存储单元；可调时钟发生单元，用于在上电后输出预设频率的时钟信号，并根据所接收的降频指令降低所输出的时钟信号的频率；与所述可调时钟发生单元和存储单元相连的校验码比对单元，用于比对所述存储单元所保存的第一校验码与预设的第二校验码，若一致，则触发芯片中的各工作硬件按照当前频率的时钟信号启动运行，若不一致，向所述可调时钟发生单元发送所述降频指令。2.根据权利要求1所述的芯片的启动保护装置，其特征在于，所述可调时钟发生单元包括：计数器电路、和包含可调电阻的可调时钟发生电路；所述计数器电路用于基于所接收的降频指令计数降频频次，并基于所述降频频次调整所述可调电阻。3.根据权利要求2所述的芯片的启动保护装置，其特征在于，所述可调时钟发生电路包括：比较器、串联的电阻R0和可调电阻R1、受控端级联的若干开关组、对应开关组数量的接地电容、整形模块；所述比较器的负输入端连接参考电压、正输入端接入电阻R0和R1之间，所述比较器的输出端通过电阻R0和R1接地，同时还与各开关组的输入端相连，各开关组的信号输出端连接对应的接地电容。其中，后一级开关组的受控端连接前一级开关组的信号输出端，最后一级开关组的信号输出端连接整形模块的输入端。同时，第一级开关组的受控端也与整形模块的输入端相连。4.根据权利要求1所述的芯片的启动保护装置，其特征在于，所述校验码比对单元包括：与所述存储单元相连的地址发生器，用于在上电时生成对应所述存储单元中存储第一校验码的地址信息，并利用所生成的地址信息获取所述第一校验码；与所述地址发生器和可调时钟发生单元相连的校验码比对电路，用于将来自所述地址发生器的第一校验码、与预设的第二校验码进行比对，若一致，则输出用于表示校验正确的指令，若不一致，则记录调整后的与时钟信号频率相关的信息，并向所述可调时钟发生单元发送所述降频指令；与所述校验码比对电路相连的触发器，用于基于所接收的用于表示校验正确的指令，触发所述校验码比对电路将当前所述时钟信号的相...

【专利技术属性】
技术研发人员：刘慧，牟晨杰，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：发明
国别省市：上海,31