一种自启动供电电路制造技术

本发明专利技术属于电源管理技术领域，具体的说涉及一种自启动供电电路。本发明专利技术与现有的相关供电模块相比，将传统意义上的误差放大器设计为带隙基准运放，将带隙基准电路和误差放大器结合，一方面在简化了电路的同时依然保证了输出电源的精度及稳定性；另一方面带隙运放的供电电源为自身的供电输出，减少了高压器件的使用，使得电路的成本得到降低；再者，带隙核心部分的偏置电流只需在2～5μA级别，相比于传统意义上的误差放大器的10～40μA级别，极大的降低了电路自身的功耗。通过将带隙运放单元第二级偏置支路采用外部VDD电源轨供电，电路在不需要额外的启动支路的状态能够脱离零状态。

【技术实现步骤摘要】

本专利技术属于电源管理
，具体的说涉及一种自启动供电电路。
技术介绍
从外围供电电源到芯片内部的供电都需要通过芯片内部的相关模块来实现降压或者是增强电源的稳定性等问题，传统的意义下通常由低压差线性稳压器(Low Dropout Regulator,LDO)完成。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压，同时又能够提供较大的带载能力。现有的典型LDO如图1所示，具体包括：调整管MP1、误差放大器EA、电阻反馈网络、负载电阻RL，负载电容CL。其基本工作原理为：电阻反馈网络产生反馈电压，误差放大器将反馈电压和基准电压之间的误差小信号进行放大，再经调整管放大输出，由此形成负反馈，保证了输出电压的稳定，由于误差放大器将反馈网络R1和R2的连接点钳位在基准电压Vref处，所以输出电压为Vout＝(1+R1/R2)Vref。在实际的LDO电路设计当中，通常还需要启动电路保证在上电的过程中能够脱离零状态，进入正常的工作；同时LDO仅仅是将基准电压进行了抬升和提高其带载能力，在使用时还需要附加基准电路来实现高精度的电压，意味着基准电路由外部电源产生，需要较多的高压器件；再者，基于性能的考虑LDO中的运放单元通常需要较大的偏置电流，导致自身的功耗较大；最后，LDO通常需要较大的片外补偿电容来满足其稳定性要求，使得其建立速度等等受到影响。
技术实现思路
本专利技术的目的，是为了解决现有低压差线性稳压器在给芯片提供稳定电源时存在的问题，避免了对额外启动电路及基准源电路的需求，提出一种自启动供电电路，实现了低功耗高精度的芯片内部供电电路。本专利技术的技术方案为：一种自启动供电电路，包括带隙运放单元、偏置单元、保护电路、调整管、第一电阻R1和第二电阻R2；所述带隙运放单元的正向输入端接基准电压，负向输入端接第一电阻R1和第二电阻R2的连接点，带隙运放单元的输出端接调整管的栅极；偏置单元的输入端接电源，输出端接带隙运放单元的电源端；调整管的源极接电源，漏极一次通过第一电阻R1和第二电阻R2后接地；调整管漏极与第一电阻R1的连接点为供电电路的输出端；保护电路的一端接带隙运放单元输出端与调整管栅极的连接点，保护电路的另一端接调整管漏极与第一电阻R1的连接点；所述带隙运放单元用于产生带隙基准电压VREF，与由第一电阻R1和第二电阻R2分压产生的输出反馈电压进行比较，最后将反馈电压箝位在自身产生的带隙基准电压；偏置单元由外部电源VDD供电，产生偏置电流为带隙运放单元的最后一级供电；保护模块设计在带隙运放的输出以及系统整体的输出之间，保护调整管的栅源电压VGS不会超过额定值；第一电阻R1、第二电阻R2以及调整管构成功率输出级；所述带隙运放单元包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三极管Q1、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4和电容；所述第一PMOS管MP1的源极接供电电路的输出端，其栅极接第二PMOS管MP2的漏极；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极和漏极互连，第一NMOS管MN1的源极接地；第二PMOS管MP2的源极接供电电路的输出端，其栅极和漏极互连；第一三极管Q1的集电极接第二PMOS管MP2的漏极，第一三极管Q1的基极接第一电阻R1和第二电阻R2的连接点，第一三极管Q1的发射极依次通过第三电阻R3和第四电阻R4后接地；第三PMOS管MP3的源极接供电电路的输出端，其栅极和漏极互连；第二三极管Q2的集电极接第三PMOS管MP3的漏极，第二三极管Q2的基极接第一电阻R1和第二电阻R2的连接点，第二三极管Q2的发射极通过第四电阻R4后接地；第四PMOS管MP4的源极接供电电路的输出端，其栅极接第三PMOS管MP3的漏极；第二NMOS管MN2的漏接接第四PMOS管MP4的漏极，第二NMOS管MN2的栅极接第一PMOS管MP1的漏极，第二NMOS管MN2的源极接地；第三三极管Q3的基极接第四PMOS管MP4漏极与第二NMOS管MN2漏极的连接点，第三三极管Q3的集电极接第三NMOS管MN3的源极，第三三极管Q3的发射极接地；第三NMOS管MN3的栅极接供电电路的输出端；第三NMOS管MN3的漏极通过电容后接第四PMOS管MP4漏极、第二NMOS管MN2漏极和第三三极管Q3基极连接点；所述偏置单元包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第四NMOS管MN4、第五NMOS管MN5、第五电阻R5、第六电阻R6和第四三极管Q4；第七PMOS管MP7的源极接电源，其栅极接第八PMOS管MP8的漏极；第五PMOS管MP5的源极接第七PMOS管MP7的漏极，第五PMOS管MP5的栅极接第六PMOS管MP6的漏极，第五PMOS管MP5的漏极接第三NMOS管MN3漏极与电容的连接点；第八PMOS管MP8的源极接电源，其栅极和漏极互连；第六PMOS管MP6的源极接第八PMOS管MP8的漏极，第六PMOS管MP6的栅极和漏极互连；第四NMOS管MN4的漏极接第六PMOS管MP6的漏极，第四NMOS管MN4的栅极通过第六电阻R6后接电源，第四NMOS管MN4的源极通过第五电阻R5后接地；第五NMOS管MN5的漏极通过第六电阻R6后接电源，第五NMOS管MN5的栅极和漏极互连；第四三极管Q4的集电极接第五NMOS管MN5的源极，第四三极管Q4的基极和集电极互连，第四三极管Q4的发射极接地；所述保护电路由依次串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和第五二极管D5构成；所述第一二极管D1的正极作为保护电路的正极，第五二极管D5的负极作为保护电路的负极；第一二极管D1的正极接第五PMOS管MP5漏极、第三NMOS管MN3漏极和电容的连接点；第五二极管D5的负极接供电电路的输出端。本专利技术的有益效果为，与现有的相关供电模块相比，将传统意义上的误差放大器设计为带隙基准运放，将带隙基准电路和误差放大器结合，一方面在简化了电路的同时依然保证了输出电源的精度及稳定性；另一方面带隙运放的供电电源为自身的供电输出，减少了高压器件的使用，使得电路的成本得到降低；再者，带隙核心部分的偏置电流只需在2～5μA级别，相比于传统意义上的误差放大器的10～40μA级别，极大的降低了电路自身的功耗。通过将带隙运放单元第二级偏置支路采用外部VDD电源轨供电，电路在不需要额外的启动支路的状态能够脱离零状态。5VDiode的加入在启动阶段保护调整管不被损毁，同时完成了限流保护的功能。附图说明图1传统用以产生内部电源信号的电路结构图；图2本专利技术提出的高精度自启动供电电路拓扑结构图；图3本专利技术中的电路全图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：本专利技术提出的高精度自启动供电电路的系统拓扑结构图如图2所示由4部分组成，带隙运放单元(Bandgap Operational Amplifier)、偏置电路(Bias)、保护电路(Protection)以及功率调整输出级；带隙运本文档来自技高网...

【技术保护点】
一种自启动供电电路，包括带隙运放单元、偏置单元、保护电路、调整管、第一电阻R1和第二电阻R2；所述带隙运放单元的正向输入端接基准电压，负向输入端接第一电阻R1和第二电阻R2的连接点，带隙运放单元的输出端接调整管的栅极；偏置单元的输入端接电源，输出端接带隙运放单元的电源端；调整管的源极接电源，漏极一次通过第一电阻R1和第二电阻R2后接地；调整管漏极与第一电阻R1的连接点为供电电路的输出端；保护电路的一端接带隙运放单元输出端与调整管栅极的连接点，保护电路的另一端接调整管漏极与第一电阻R1的连接点；所述带隙运放单元用于产生带隙基准电压VREF，与由第一电阻R1和第二电阻R2分压产生的输出反馈电压进行比较，最后将反馈电压箝位在自身产生的带隙基准电压；偏置单元由外部电源VDD供电，产生偏置电流为带隙运放单元的最后一级供电；保护模块设计在带隙运放的输出以及系统整体的输出之间，保护调整管的栅源电压VGS不会超过额定值；第一电阻R1、第二电阻R2以及调整管构成功率输出级；所述带隙运放单元包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三极管Q1、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4和电容；所述第一PMOS管MP1的源极接供电电路的输出端，其栅极接第二PMOS管MP2的漏极；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极和漏极互连，第一NMOS管MN1的源极接地；第二PMOS管MP2的源极接供电电路的输出端，其栅极和漏极互连；第一三极管Q1的集电极接第二PMOS管MP2的漏极，第一三极管Q1的基极接第一电阻R1和第二电阻R2的连接点，第一三极管Q1的发射极依次通过第三电阻R3和第四电阻R4后接地；第三PMOS管MP3的源极接供电电路的输出端，其栅极和漏极互连；第二三极管Q2的集电极接第三PMOS管MP3的漏极，第二三极管Q2的基极接第一电阻R1和第二电阻R2的连接点，第二三极管Q2的发射极通过第四电阻R4后接地；第四PMOS管MP4的源极接供电电路的输出端，其栅极接第三PMOS管MP3的漏极；第二NMOS管MN2的漏接接第四PMOS管MP4的漏极，第二NMOS管MN2的栅极接第一PMOS管MP1的漏极，第二NMOS管MN2的源极接地；第三三极管Q3的基极接第四PMOS管MP4漏极与第二NMOS管MN2漏极的连接点，第三三极管Q3的集电极接第三NMOS管MN3的源极，第三三极管Q3的发射极接地；第三NMOS管MN3的栅极接供电电路的输出端；第三NMOS管MN3的漏极通过电容后接第四PMOS管MP4漏极、第二NMOS管MN2漏极和第三三极管Q3基极连接点；所述偏置单元包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第四NMOS管MN4、第五NMOS管MN5、第五电阻R5、第六电阻R6和第四三极管Q4；第七PMOS管MP7的源极接电源，其栅极接第八PMOS管MP8的漏极；第五PMOS管MP5的源极接第七PMOS管MP7的漏极，第五PMOS管MP5的栅极接第六PMOS管MP6的漏极，第五PMOS管MP5的漏极接第三NMOS管MN3漏极与电容的连接点；第八PMOS管MP8的源极接电源，其栅极和漏极互连；第六PMOS管MP6的源极接第八PMOS管MP8的漏极，第六PMOS管MP6的栅极和漏极互连；第四NMOS管MN4的漏极接第六PMOS管MP6的漏极，第四NMOS管MN4的栅极通过第六电阻R6后接电源，第四NMOS管MN4的源极通过第五电阻R5后接地；第五NMOS管MN5的漏极通过第六电阻R6后接电源，第五NMOS管MN5的栅极和漏极互连；第四三极管Q4的集电极接第五NMOS管MN5的源极，第四三极管Q4的基极和集电极互连，第四三极管Q4的发射极接地；所述保护电路由依次串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和第五二极管D5构成；所述第一二极管D1的正极作为保护电路的正极，第五二极管D5的负极作为保护电路的负极；第一二极管D1的正极接第五PMOS管MP5漏极、第三NMOS管MN3漏极和电容的连接点；第五二极管D5的负极接供电电路的输出端。...

【技术特征摘要】
1.一种自启动供电电路，包括带隙运放单元、偏置单元、保护电路、调整管、第一电阻R1和第二电阻R2；所述带隙运放单元的正向输入端接基准电压，负向输入端接第一电阻R1和第二电阻R2的连接点，带隙运放单元的输出端接调整管的栅极；偏置单元的输入端接电源，输出端接带隙运放单元的电源端；调整管的源极接电源，漏极一次通过第一电阻R1和第二电阻R2后接地；调整管漏极与第一电阻R1的连接点为供电电路的输出端；保护电路的一端接带隙运放单元输出端与调整管栅极的连接点，保护电路的另一端接调整管漏极与第一电阻R1的连接点；所述带隙运放单元用于产生带隙基准电压VREF，与由第一电阻R1和第二电阻R2分压产生的输出反馈电压进行比较，最后将反馈电压箝位在自身产生的带隙基准电压；偏置单元由外部电源VDD供电，产生偏置电流为带隙运放单元的最后一级供电；保护模块设计在带隙运放的输出以及系统整体的输出之间，保护调整管的栅源电压VGS不会超过额定值；第一电阻R1、第二电阻R2以及调整管构成功率输出级；所述带隙运放单元包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三极管Q1、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4和电容；所述第一PMOS管MP1的源极接供电电路的输出端，其栅极接第二PMOS管MP2的漏极；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极和漏极互连，第一NMOS管MN1的源极接地；第二PMOS管MP2的源极接供电电路的输出端，其栅极和漏极互连；第一三极管Q1的集电极接第二PMOS管MP2的漏极，第一三极管Q1的基极接第一电阻R1和第二电阻R2的连接点，第一三极管Q1的发射极依次通过第三电阻R3和第四电阻R4后接地；第三PMOS管MP3的源极接供电电路的输出端，其栅极和漏极互连；第二三极管Q2的集电极接第三PMOS管MP3的漏极，第二三极管Q2的基极接第一电阻R1和第二电阻R2的连接点，第二三极管Q2的发射极通过第四电阻R4后接地；第四PMO...

【专利技术属性】
技术研发人员：周泽坤，李天生，曹建文，石跃，徐俊，丁力文，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51