经能量过滤冷电子装置及方法制造方法及图纸

经能量过滤冷电子装置使用通过量子阱或量子点的离散能级进行的电子能量过滤，所述量子阱或量子点通过隧穿势垒导带的能带弯曲形成。这些装置可获得在室温下小于或等于45K的低有效电子温度、在室温下陡度小于或等于10mV/十进位的陡峭电流接通/截止能力、在室温下小于或等于10mV/十进位的亚阈值摆幅、和/或小于或等于0.1V的供应电压。

【技术实现步骤摘要】
【国外来华专利技术】专利
本专利技术一般涉及电子领域，并且更具体地，涉及用于超低功率耗散电子器件的电子装置和方法。
技术介绍
在有限温度下，固体中的电子根据费米-狄拉克(Fermi-Dirac)分布受到热激发。这种电子热激发使得各种电子系统中的许多新颖且在技术上重要的现象变模糊或无效。例如，这可消除单电子系统[1,2]中的库伦阻塞(Coulomb blockade)，并且使电子自旋系统[3,4]中的自旋阀的效率变差。电子热激发还可使更主流电子装置的性能显著降级。例如，这是金属氧化物半导体场效应晶体管(MOSFET)中过度功率耗散的根本原因；电子热激发防止电流的陡然接通/截止，从而将亚阈值摆幅限制到室温下约60mV/十进位(decade)，进而造成过度功率耗散[5-7]。这些仅是一些实例，但电子电激发的负效应总体上在固态电子系统中盛行。因此，如果存在可能实现对电子电激发的操纵的方法，将预期广泛范围的科学和技术效益。其他人先前进行的研究已经证明：通过利用量子点中存在的离散能级有可能抑制电子热激发并且获得低电子温度。如果使得电子传递通过离散能级发生，它可用作能量过滤器(或热过滤器)，因为仅能量匹配离散能级的那些电子得以允许参与传递。这已经使用双量子点系统在实验上得到证明，在双量子点系统中，邻近源电极的第一量子点用作能量过滤器，从而仅将冷电子传递到第二量子点[8-10]。以类似方式，也已经证明：可利用离散能量能级或超导能隙来对通过能量选择电子隧穿的电子气进行量子冷却[11-15]。直到现在，研究都一直聚焦在获得超低sub-Kelvin电子并调研它们的新颖现象上，而整个系统被冷却到通常低于1K的冷冻温度[8-15]，即不适于实际应用的物理条件。专利技术概述本专利技术提供新电子装置，本文在此后称为能力过滤冷电子装置，它可通过实现小于室温下10mV/十进位的极小亚阈值摆幅(这进而将电源电压减小到小于0.1V)来有效抑制费米-狄拉克电子热激发、降低电子温度、减少功率耗散。在量子阱中获得的离散能量态用作能量过滤器，其可抑制电子的费米-狄拉克拖尾效应并且因此有效降低电子温度，从而导致在室温下极小的亚阈值摆幅。本专利技术主要目标在于解决电子装置中高功率耗散和功率消耗的问题，这可有效增加膝上型电脑、智能手机和其他电子小器件的电池寿命。出于军事目的，本专利技术的目标在于有效减小军人所携带设备的重量。这可意味着使需要电池功率的设备的总重量减小90％。本专利技术证明：可在室温下形成并传递有效温度低至约45K的冷电子，而无需使用具有源极电极、量子阱(QW)、量子点(QD)和漏极电极的顺序布置的结构进行任何物理冷却，其中因为电子从源极被传递到漏极，QW的离散态用作能量过滤器。这种途径的关键方面在于：一旦电子被QW态过滤，它们就无法获得能量，因为不存在供电子激发的路径(除声子吸收之外)，并且因此，电子保持寒冷，直到被传递到漏极为止。这种方法有希望用作将各种电子系统的低温度操作物理条件升高至室温或大大提高电子系统在室温下的性能的一般策略。这利用两个实例得到证明。第一，在单电子晶体管中使用冷电子，其中经能量过滤冷电子消除对冷却液体的需要并在室温下产生库伦阶梯和库伦振荡。第二，冷电子实现室温下的约10mV/十进位的极陡峭(extremely steep)电流接通/截止能力，这是将为超低功率耗散电子器件的实现铺设路径的极重要进步。本专利技术提供一种经能量过滤冷电子装置，其包括：第一电极，其设置在隔离层上；绝缘层，其设置在第一电极上；第二电极，其设置在绝缘层上；以及第一隧穿势垒，其自然地形成或沉积在第一电极和第二电极的每个外表面上。第一电极、绝缘层、第二电极以及第一隧穿势垒形成具有暴露的绝缘层侧壁和暴露的第一隧穿势垒侧壁的堆栈。半导体或金属纳米颗粒附接在暴露的绝缘层侧壁上。第二隧穿势垒由设置在半导体或金属纳米颗粒与暴露的第一隧穿势垒侧壁之间的介电材料形成。量子阱或量子点在第一隧穿势垒的导带中形成。离散能级在量子阱或量子点中形成。另外，本专利技术提供一种用于制造经能量过滤冷电子装置的方法，其包括以下步骤：在隔离层上沉积第一电极；在第一电极上沉积绝缘层；在绝缘层上沉积第二电极；以及在第一电极和第二电极的每个外表面上沉积或自然地形成第一隧穿势垒。第一电极、绝缘层、第二电极以及第一隧穿势垒形成具有暴露的绝缘层侧壁和暴露的第一隧穿势垒侧壁的堆栈。另外的步骤包括：将半导体或金属纳米颗粒附接在暴露的绝缘层侧壁上，以及通过在半导体或金属纳米颗粒与暴露的第一隧穿势垒侧壁之间沉积介电材料形成第二隧穿势垒。此外，本专利技术提供一种经能量过滤冷电子纳米柱装置，其包括：第一电极，其设置在隔离层上；第一隧穿势垒，其设置在第一电极上；第二隧穿势垒，其设置在第一隧穿势垒上；岛材料，其包含设置在第二隧穿势垒上的半导体或金属；另外的第二隧穿势垒，其设置在岛材料上；另外的第一隧穿势垒，其设置在另外的第二隧穿势垒上；以及第二电极，其设置在另外的第一隧穿势垒上。第一电极、第一隧穿势垒、第二隧穿势垒、岛材料、另外的第二隧穿势垒、另外的第一隧穿势垒以及第二电极形成纳米柱。量子阱或量子点在第一隧穿势垒和另外的第一隧穿势垒的导带中形成。离散能级在量子阱或量子点中形成。另外，本专利技术提供一种用于制造经能量过滤冷电子纳米柱装置的方法，其包括以下步骤：在隔离层上沉积第一电极；在第一电极上沉积或自然地形成第一隧穿势垒；在第一隧穿势垒上沉积第二隧穿势垒；在第二隧穿势垒上沉积岛材料；在岛材料上沉积在另外的第二隧穿势垒；在另外的第二隧穿势垒上沉积或自然地形成另外的第一隧穿势垒；在另外的第一隧穿势垒上沉积第二电极；在第二电极上沉积纳米颗粒；使用垂直蚀刻工艺并使用纳米颗粒作为蚀刻硬掩膜来产生纳米柱；以及移除纳米颗粒。本专利技术还提供一种注射电子或空穴的装置部件，其具有：电极；量子阱，其邻近电极设置，其中量子阱的能级间距为至少250meV或更大；以及隧穿势垒，其邻近量子阱设置。注射电子或空穴的装置部件可通过以下方式来制造：在基底上沉积电极、邻近电极形成量子阱、以及邻近量子阱形成隧穿势垒。类似地，本专利技术提供一种注射电子或空穴的装置部件，其具有：电极；量子点，其邻近电极设置，其中量子点的能级间距为至少250meV或更大；以及隧穿势垒，其邻近量子点设置。注射电子或空穴的装置部件可通过以下方式来制造：在基底上沉积电极、邻近电极形成量子点、以及邻近量子点形成隧穿势垒。本专利技术提供一种用于通过以下方式操作经能量过滤冷电子晶体管的方法：提供所述经能量过滤冷电子晶体管，其具有第一电极、第二电极、栅极电极以及设置在第一电极与第二电极之间的电子能量过滤器，其中所述电子能量过滤器包括量子阱；在室温下使用电子能量过滤器通过量子阱离散态过滤掉任何热激发电子；第一电极与第二电极之间仅传递经能量过滤冷电子；以及使用栅极电极控制经能量过滤冷电子的传递。另外，本专利技术提供一种经能量过滤冷电子晶体管，其包括中央岛、第二隧穿势垒、另外的第二隧穿势垒、第一隧穿势垒、另外的第一隧穿势垒、第一电极、第二电极、栅极电介质以及栅极电极。中央岛设置在隔离层上并且至少具有第一壁和第二壁。第二隧穿势垒设置在中央岛的第一壁上。另外的第二隧穿势垒设置在中央岛的第二壁上。第一隧穿势垒设置在第二隧穿势垒以及隔离层的第本文档来自技高网...

【技术保护点】
一种经能量过滤冷电子装置，其包括：第一电极，其设置在隔离层上；绝缘层，其设置在所述第一电极上；第二电极，其设置在所述绝缘层上；第一隧穿势垒，其自发地形成或沉积在所述第一电极和所述第二电极的每个外表面上；所述第一电极、所述绝缘层、所述第二电极和所述第一隧穿势垒形成具有暴露绝缘层侧壁和暴露第一隧穿势垒侧壁的堆栈；半导体或金属纳米颗粒，其附接在所述暴露绝缘层侧壁上；第二隧穿势垒，其由设置在所述半导体或金属纳米颗粒与所述暴露第一隧穿势垒侧壁之间的介电材料形成；量子阱或量子点，其在所述第一隧穿势垒的导带中形成；以及离散能级，其在所述量子阱或所述量子点中形成。

【技术特征摘要】
【国外来华专利技术】2014.02.04 US 61/935,493;2014.08.02 US 62/032,5541.一种经能量过滤冷电子装置，其包括：第一电极，其设置在隔离层上；绝缘层，其设置在所述第一电极上；第二电极，其设置在所述绝缘层上；第一隧穿势垒，其自发地形成或沉积在所述第一电极和所述第二电极的每个外表面上；所述第一电极、所述绝缘层、所述第二电极和所述第一隧穿势垒形成具有暴露绝缘层侧壁和暴露第一隧穿势垒侧壁的堆栈；半导体或金属纳米颗粒，其附接在所述暴露绝缘层侧壁上；第二隧穿势垒，其由设置在所述半导体或金属纳米颗粒与所述暴露第一隧穿势垒侧壁之间的介电材料形成；量子阱或量子点，其在所述第一隧穿势垒的导带中形成；以及离散能级，其在所述量子阱或所述量子点中形成。2.如权利要求1所述的装置，所述装置通过所述量子阱或所述量子点的所述离散能级实现电子能量过滤。3.如权利要求2所述的装置，所述装置通过所述电子能量过滤实现降低电子温度。4.如权利要求1所述的装置，所述装置在室内储器温度下在不进行任何外部冷却的情况下具有小于或等于45K的有效电子温度。5.如权利要求1所述的装置，所述装置具有小于或等于45K的低有效电子温度以及在室温下陡度小于或等于10mV/十进位的陡峭电流接通和截止能力。6.如权利要求1所述的装置，其还包括一个或多个栅极电极，所述栅极电极包围所述堆栈，从而产生经能量过滤冷电子晶体管。7.如权利要求6所述的装置，所述装置具有在室温下小于或等于10mV/十进位的亚阈值摆幅。8.如权利要求1所述的装置，所述装置具有小于或等于0.1V的供应电压。9.如权利要求1所述的装置，所述第一隧穿势垒和所述第二隧穿势垒包含单一类型的材料。10.如权利要求1所述的装置，所述第一隧穿势垒和所述第二隧穿势垒包含两种不同的材料。11.如权利要求1所述的装置，所述第一电极包括Cr源极电极，所述第一隧穿势垒包含Cr2O3，所述电介质包含SiO2或Si3N4，并且所述第二电极包括Cr漏极电极。12.如权利要求1所述的装置，所述第一隧穿势垒包含Cr2O3，并且所述第二隧穿势垒包含SiO2或Si3N4。13.如权利要求1所述的装置，其中：所述第一电极和所述第二电极选自包括以下各项的组：Al、Pb、Cr、Cu、Au、Ag、Pt、Pd和Ti；所述绝缘层选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx；所述第一隧穿势垒选自包括以下各项的组：Al2O3、Cr2O3和TiOx；所述第二隧穿势垒选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx；并且所述电介质材料选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx。14.如权利要求1所述的装置，其还包括源极垫，所述源极垫在所述隔离层上设置成与所述第一电极相接触。15.一种用于制造经能量过滤冷电子装置的方法，其包括以下步骤：在隔离层上沉积第一电极；在所述第一电极上沉积绝缘层；在所述绝缘层上沉积第二电极；在所述第一电极和所述第二电极的每个外表面上沉积或自发地形成第一隧穿势垒；所述第一电极、所述绝缘层、所述第二电极和所述第一隧穿势垒形成具有暴露绝缘层侧壁和暴露第一隧穿势垒侧壁的堆栈；将半导体或金属纳米颗粒附接在所述暴露绝缘层侧壁上；以及通过在所述半导体或金属纳米颗粒与所述暴露第一隧穿势垒侧壁之间沉积电介质材料来形成第二隧穿势垒。16.如权利要求15所述的方法，所述装置通过在所述第一隧穿势垒的导带中形成的量子阱或量子点的离散能级实现电子能量过滤。17.如权利要求16所述的方法，所述装置通过所述电子能量过滤实现降低电子温度。18.如权利要求15所述的方法，所述装置在室内储器温度下在不进行任何外部冷却的情况下具有小于或等于45K的有效电子温度。19.如权利要求16所述的方法，所述装置通过以下方式实现所述第一隧穿势垒的带弯曲：界面偶极子、界面电荷的形成，自组装单层的形成，UV-臭氧处理，或等离子体处理，或其组合。20.如权利要求15所述的方法，所述装置具有小于或等于45K的低有效温度以及在室温下陡度小于或等于10mV/十进位的陡峭电流接通和截止能力。21.如权利要求15所述的方法，其还包括形成一个或多个栅极电极的步骤，所述栅极电极包围所述堆栈，从而产生经能量过滤冷电子晶体管。22.如权利要求21所述的方法，所述装置具有在室温下小于或等于10mV/十进位的亚阈值摆幅。23.如权利要求15所述的方法，所述装置具有小于或等于0.1V的供应电压。24.如权利要求15所述的方法，所述第一隧穿势垒和所述第二隧穿势垒包含单一类型的材料。25.如权利要求15所述的方法，所述第一隧穿势垒和所述第二隧穿势垒包含两种不同的材料。26.如权利要求15所述的方法，所述第一电极包括Cr源极电极，所述第一隧穿势垒包含Cr2O3，所述电介质包含SiO2或Si3N4，并且所述第二电极包括Cr漏极电极。27.如权利要求15所述的方法，所述第一隧穿势垒包含Cr2O3，并且所述第二隧穿势垒包含SiO2或Si3N4。28.如权利要求15所述的方法，其中：所述第一电极和所述第二电极选自包括以下各项的组：Al、Pb、Cr、Cu、Au、Ag、Pt、Pd和Ti；所述绝缘层选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx；所述第一隧穿势垒选自包括以下各项的组：Al2O3、Cr2O3和TiOx；所述第二隧穿势垒选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx；并且所述电介质材料选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx。29.如权利要求15所述的方法，其还包括在所述隔离层上沉积源极垫以与所述第一电极相接触的步骤。30.一种经能量过滤冷电子纳米柱装置，其包括：第一电极，其设置在隔离层上；第一隧穿势垒，其设置在所述第一电极上；第二隧穿势垒，其设置在所述第一隧穿势垒上；岛材料，其包含半导体或金属，所述岛材料设置在所述第二隧穿势垒上；另外的第二隧穿势垒，其设置在所述岛材料上；另外的第一隧穿势垒，其设置在所述另外的第二隧穿势垒上；第二电极，其设置在所述另外的第一隧穿势垒上；所述第一电极、所述第一隧穿势垒、所述第二隧穿势垒、所述岛材料、所述另外的第二隧穿势垒、所述另外的第一隧穿势垒和所述第二电极形成纳米柱；量子阱或量子点，其在所述第一隧穿势垒和/或所述另外的第一隧穿势垒的导带中形成；以及离散能级，其在所述量子阱或所述量子点中形成。31.如权利要求30所述的装置，所述第一隧穿势垒自发地形成或沉积在所述第一电极上，并且所述另外的第一隧穿势垒自发地形成或沉积在所述另外的第二隧穿势垒上。32.如权利要求30所述的装置，所述装置通过所述量子阱或量子点的离散能级实现电子能量过滤。33.如权利要求30所述的装置，所述装置通过所述电子能量过滤实现降低电子温度。34.如权利要求33所述的装置，所述装置在室内储器温度下在不进行任何外部冷却的情况下具有小于或等于45K的有效电子温度。35.如权利要求30所述的装置，其还包括源极垫，所述源极垫在所述隔离层上设置成与所述第一电极相接触。36.如权利要求30所述的装置，其还包括：钝化材料，其设置在所述纳米柱周围；漏极垫，其在所述钝化材料上设置成与所述第二电极相接触；以及一个或多个导孔和金属互连件，其附接到所述源极垫、所述漏极垫或两个垫。37.如权利要求30所述的装置，其还包括：绝缘材料，其设置在所述源极垫上以及所述纳米柱周围；栅极电极，其设置在所述绝缘材料内并且与所述纳米柱分开；漏极垫和栅极垫，所述漏极垫与所述第二电极相接触，所述栅极垫与所述栅极电极相接触；以及钝化层，其位于所述所得结构之上。38.如权利要求37所述的装置，其还包括一个或多个导孔和金属互连件，其附接到所述源极垫、所述漏极垫、所述栅极垫或其组合。39.一种用于制造经能量过滤冷电子纳米柱装置的方法，其包括以下步骤：在隔离层上沉积第一电极；在所述第一电极上沉积或自发地形成第一隧穿势垒；在所述第一隧穿势垒上沉积第二隧穿势垒；在所述第二隧穿势垒上沉积岛材料；在所述岛材料上沉积另外的第二隧穿势垒；在所述另外的第二隧穿势垒上沉积或自发地形成另外的第一隧穿势垒；在所述另外的第一隧穿势垒上沉积第二电极；在所述第二电极上沉积纳米颗粒；使用垂直蚀刻过程并且使用所述纳米颗粒作为蚀刻硬掩膜来产生纳米柱；以及移除所述纳米颗粒。40.如权利要求39所述的方法，所述装置通过在所述第一隧穿势垒和/或所述另外的第一隧穿势垒的导带中形成的量子阱或量子点的离散能级实现电子能量过滤。41.如权利要求40所述的方法，所述装置通过所述电子能量过滤实现降低电子温度。42.如权利要求39所述的方法，所述装置在室内储器温度下在不进行任何外部冷却的情况下具有小于或等于45K的有效电子温度。43.如权利要求40所述的方法，所述装置通过以下方式实现所述第一隧穿势垒和/或所述另外的第一隧穿势垒的带弯曲：界面偶极子、界面电荷的形成，自组装单层的形成，UV-臭氧处理，或等离子体处理，或其组合。44.如权利要求41所述的方法，所述装置具有小于或等于45K的低有电子效温度，其产生在室温下陡度小于或等于10mV/十进位的陡峭电流接通和截止能力。45.如权利要求39所述的方法，其还包括沉积栅极电极的步骤，所述栅极电极围绕所述纳米柱，从而产生经能量过滤冷电子纳米柱晶体管。46.如权利要求45所述的方法，所述装置具有在室温下小于或等于10mV/十进位的亚阈值摆幅。47.如权利要求39所述的方法，所述装置具有小于或等于0.1V的供应电压。48.如权利要求39所述的方法，所述第一隧穿势垒和所述另外的第一隧穿势垒包含单一类型的材料或两种不同的材料。49.如权利要求39所述的方法，所述第二隧穿势垒和所述另外的第二隧穿势垒包含单一类型的材料或两种不同的材料。50.如权利要求39所述的方法，所述第一电极包括Cr源极电极，所述第一隧穿势垒和所述另外的第一隧穿势垒包含Cr2O3，所述第二隧穿势垒和所述另外的第二隧穿势垒包含SiO2或Si3N4，所述岛材料包含Si，并且所述第二电极包括Cr漏极电极。51.如权利要求39所述的方法，其中：所述第一电极和所述第二电极选自包括以下各项的组：Al、Pb、Cr、Cu、Au、Ag、Pt、Pd和Ti；所述第一隧穿势垒和所述另外的第一隧穿势垒选自包括以下各项的组：Al2O3、Cr2O3和TiOx；所述第二隧穿势垒和所述另外的第二隧穿势垒选自包括以下各项的组：SiO2、Si3N4、Al2O3、Cr2O3和TiOx；并且所述岛材料选自包括以下各项的组：Si、Ge、CdSe、CdTe、GaAs、InP、InAs、Al、Pb、Cr、Cu、Au、Ag、Pt、Pd和Ti。52.如权利要求39所述的方法，其还包括在所述隔离层上沉积源极垫以与所述第一电极相接触的步骤。53.如权利要求52所述的方法，其还包括以下步骤：在所述纳米柱周围沉积钝化材料；在所述钝化材料上形成漏极垫以与所述第二电极相接触；在所述钝化材料上形成栅极垫以与所述栅极电极相接触；以及形成附接到所述源极垫、所述漏极垫、所述栅极垫或其组合的一个或多个导孔和金属互连件。54.如权利要求52所述的方法，其还包括以下步骤：从绝缘材料开始在所述源极垫和所述纳米柱上沉积栅极电介质的共形膜；在所述栅极电介质上沉积栅极电极；在所述栅极电极上沉积第一钝化材料；垂直蚀刻所述第一钝化材料，直到围绕所述纳米柱的所述第二电极的所述栅极电极充分暴露为止；选择性地移除所述暴露栅极电极，然后移除所述纳米柱周围的所述暴露栅极电介质；在所述所得结构之上沉积第二钝化材料，而保留所述纳米柱的上部部分暴露；在所述第二钝化材料的一部分和所述纳米柱的所述上部部分上沉积光刻胶图案；使用所述光刻胶图案作为所述掩膜垂直蚀刻所述第二钝化材料的一部分和所述栅极电极的一部分；移除所述光刻胶图案；沉积漏极垫以与所述第二电极相接触并且沉积栅极垫以与所述栅极电极相接触；以及在所述所得结构之上沉积第三钝化材料。55.如权利要求54所述的方法，其还包括形成附接到所述源极垫、所述漏极垫、所述栅极垫或其组合的一个或多个导孔和金属互连件的步骤。56.一种注射电子或空穴的装置部件，其包括：电极；量子阱，其邻近所述电极设置，其中所述量子阱的能级间距为至少250meV或更大；以及隧穿势垒，其邻近所述量子阱设置。57.如权利要求56所述的装置部件，所述装置部件在室温下在不进行任何外部冷却的情况下实现抑制电子热激发。58.如权利要求57所述的装置部件，所述装置部件中与受所述费米-狄拉克分布支配的通常的电子能量扩散相比，在室温下抑制电子热激发使电子能量分布的扩散减缓至少6.5倍。59.如权利要求57所述的装置部件，所述装置部件中所述受抑制电子热激发在室温下在不进行任何外部冷却的情况下将所述有效电子温度降低到45开尔文或低于45开尔文。60.如权利要求56所述的装置部件，所述装置部件中所述量子阱通过所述量子阱材料的导带或价带的能带弯曲形成。61.如权利要求60所述的装置部件，所述装置部件中所述界面偶极子和/或界面电荷的自发形成被利用来引起所述能带弯曲并产生所述量子阱。62.如权利要求61所述的装置部件，所述装置部件中所述量子阱中的所述能带弯曲为1eV或更大。63.如权利要求60所述的装置部件，所述装置部件中所述能带弯曲和所述量子阱形成通过用UV-臭氧、等离子体处理所述量子阱材料的表面/界面、或通过自组装单层的形成、或通过其组合来进行。64.如权利要求63所述的装置部件，所述装置部件中所述量子阱中的所述能带弯曲为1eV或更大。65.如权利要求56所述的装置部件，所述装置部件中所述量子阱的厚度被制成是薄的，从亚纳米到数纳米，以便制成所述量子阱的至少250meV或更大的能级间隔。66.如权利要求65所述的装置部件，所述装置部件中所述薄量子阱通过金属的天然氧化物的自发形成制成，并且所述天然氧化物用作所述量子阱材料。67.如权利要求66所述的装置部件，所述装置部件中所述天然氧化物量子阱材料选自包括以下各项的组：Cr2O3、Al2O3和TiOx。68.如权利要求65所述的装置部件，所述装置部件中所述薄量子阱通过沉积材料来制成。69.如权利要求68所述的装置部件，所述装置部件中所述沉积的量子阱材料选自包括以下各项的组：Cr2O3、Al2O3和TiOx。70.如权利要求68所述的装置部件，所述装置部件中所述沉积的量子阱材料选自包括以下各项的组：GaAs、AlxGa1-xAs、AlxIn1-xAs、InxGa1-xAs、InxGa1-xP、GaN、GaP、InP、InN、InAs、CdSe和ZnSe。71.一种注射电子或空穴的装置部件，其包括：电极；量子点，其邻近所述电极设置，其中所述量子点的能级间距为至少250meV或更大；以及隧穿势垒，其邻近所述量子点设置。72.如权利要求71所述的装置部件，所述装置部件在室温下在不进行任何外部冷却的情况下实现抑制电子热激发。73.如权利要求71所述的装置部件，所述装置部件中与受所述费米-狄拉克分布支配的通常的电子能量扩散相比，在室温下抑制电子热激发使电子能量分布的扩散减缓至少6.5倍。74.如权利要求71所述的装置部件，所述装置部件中所述受抑制电子热激发在室温下在不进行任何外部冷却的情况下将所述有效电子温度降低到45开尔文或低于45开尔文。75.如权利要求71所述的装置部件，所述装置部件中所述量子点通过减小所述量子阱的面积来形...

【专利技术属性】
技术研发人员：S·J·谷，P·巴德拉恰拉姆，LC·马，
申请(专利权)人：德克萨斯大学系统董事会，
类型：发明
国别省市：美国;US