CMOS电路和半导体器件制造技术

本发明专利技术提供一种ＣＭＯＳ电路和半导体器件，在包括当使栅极和源极为相等电压时在漏极与源极之间实质上流过亚阈值电流的ＭＯＳＴ（Ｍ）的输出级电路中，在非激活时，对该ＭＯＳＴ（Ｍ）的栅极施加电压以使该ＭＯＳＴ（Ｍ）的栅极和源极之间为逆偏压。即在ＭＯＳＴ（Ｍ）为ｐ沟道型时，对栅极施加比ｐ型的源极高的电压，在ＭＯＳＴ（Ｍ）为ｎ沟道型时，对栅极施加比ｎ型的源极低的电压。在激活时根据输入电压保持该逆偏压状态或控制为正偏压状态。从而能够实现即使阈值电压较小也能进行漏电流较小、以高速且较小的电压振幅进行工作的ＣＭＯＳ电路及半导体器件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及低功率电路，尤其涉及将漏电流抑制得较小、并能以较小的电压来进行高速工作的CMOS (Complementary Metal-Oxide-Semiconductor: 互补型金属氧化物半导体)电路。
技术介绍
要实现大规模集成电路(LSI) , CMOS电路和构成该CMOS电 路的MOS晶体管(MOST: Metal-Oxide-Semiconductor Transistor金 属氧化物半导体晶体管)的微细化是不可或缺的。CMOS电路尤为 重要。其原因在于，例如如图29所示的由n沟道MOS晶体管(Mn, 以下称为nMOST)和p沟道MOS晶体管(Mp,以下称为pMOST) 构成的CMOS反相器，根据输入IN的二进制信息而使任一方MOST 导通、但使另一方截止，因此，不流过直流的击穿电流，从降低功 耗方面看是理想的。作为对CMOS电路有记载的文献例子，有专利 文献1和非专利文献1。专利文献1:日本特开2002 - 319859号公才艮非专利文献 1 : Y.Nakagome，M.Horiguchi,T.Kawahara,K.Itoh， "Review and future prospects of low-voltage RAM circuits," IBM J,R&D，vol.47,no.5/6，pp.525國552,Sep./Nov.200
技术实现思路
但是，随着MOST的微细化，这样的CMOS电路还出现如下这 样的大问题。即，通常将MOST微细化时其耐压降低，因此为了维 持LSI的可靠性，必须降低其工作电压(VDD)。降低VoD对于降低 LSI激活时的功耗也是极其有效的。这是由于对负载电容充放电的功率与Vd^成正比。但是，为了即使降低Vdd也要維持速度，必须减小MOST的阈值电压(VT)。这是由于MOST的驱动电流与有效栅 极电压(VDD-VT)大致成正比，因此，速度与有效栅极电压大致成 反比。但是，若减小VT， MOST的亚阈值(subthreshold)电流(以 下称为漏电流)开始以指数函数方式地增力口 (例如只要V T减小0.1V ， 漏电流就增加l位)，这导致CMOS电路中流过直流的击穿电流， 因此失去了 CMOS电路的低功耗的优点。因此，由于该漏电流的问 题，Vt的可取但有下限。该下限值因产品规格的不同而不同，但逻 辑电路中大致是0.3V左右。随之Vdd的可取但也有下限。以往，为 了在该VT的基础上达到实用的速度，将该Vdd的下限取作0.6V左 右。因此，即使MOST逐步微细化，从漏电流和速度的方面考虑， Vdd不能取到更低，因此，随着微细化而MOST的可靠性降低。为 了应对随着MOST等的微细化和大规模化导致的功耗的增大而降低 VDD，这样可实现LSI的大规模化，但由于不能降低Vdd,所以LSI 的大规模化由于功耗问题而难以实现。近年来，逐渐认识到随着微 细化而芯片内的Vt偏差増加，为此，被指出Vdd的下限随着微細化 而变高，MOST的可靠性的降低和功率增大愈发严重。本专利技术所要解决的问题是提供一种即使阈值电压VT较小也能使 漏电流较小、以高速且较小的电压振幅进行工作的CMOS电路及半 导体器件。本专利技术的上述及其他目的和新特征，将通过本说明书的记载和附 图而得以清楚。简要说明本申请公开的专利技术中的代表性技术方案，如下所示。即， 一种动态CMOS电路，在非激活时，例如对VT较小的MOST的栅 极施加电压以使该MOST的栅极和源极之间为逆偏压来减少漏电 流，在激活时根据输入电压保持该逆偏压状态或控制为正偏压状态， 在正偏压状态下，以与该MOST的小Vt相符的小电压4^幅驱动负载。一种CMOS电路或具有该CMOS电路的半导体器件，该CMOS流过亚阈值电流的MOST,该MOST具有第一工作才莫式和第二工作 模式，该第一工作模式下，在该MOST的栅极上施加与该电路的输 入电压无关的恒定电压，以使该MOST的栅极和源极之间为逆偏压， 在该第二工作模式下，根据该电路的输入电压保持该逆偏压状态或 控制该栅极电压以使该栅极和源极之间为正偏压。或者，另一种 CMOS电路或具有该CMOS电路的半导体器件，该CMOS电路包括值电流的MOST,该MOST具有第一工作才莫式和第二工作才莫式，该 第一工作模式下，在该MOST的4册极上施加与该电路的输入电压无 关的恒定电压，以〗吏该MOST的栅极和源极之间为正偏压，在该第 二工作模式下，根据该电路的输入电压保持该正偏压状态或控制该 栅极电压以使该栅极和源极之间为逆偏压。根据本专利技术，利用逆偏压降低在截止时流过MOST的漏电流， 导通时以较低的工作电压也能高速驱动负载，因此，能够在维持高 速性不变的状态下实现低功耗。附图说明号的说明图 图IB是-反相器的电路符号的说明图。图IC是表示施加于MOST的电压关系的说明图。图2A是从原理上表示输出级电路中pMOST的本专利技术一例的概念图。图2B是从原理上表示输出级电路中nMOST的本专利技术一例的概念图。图3是表示MOST的阈值电压和工作电压的关系的说明图。 图4A是表示作为驱动器应用本专利技术的例子的小振幅输入输出 CMOS动态电路和其输入电路的电路图。图4B是图4A所示电路的工作时序图。图5是例示可代替图4A的输入晶体管M1利用的电路的电路图。 图6A是例示可代替图4A的输入晶体管Ml利用的另一电路的 电路图和其时序图。图6B是例示可代替图4A的输入晶体管Ml利用的电路的电路 图和其时序图。图7A是表示驱动器应用本专利技术的另一例子的电路图。 图7B是图7A所示电路的工作时序图。图8是例示可代替图7A的输入晶体管M1利用的电路的电路图。 图9A是例示可代替图7A的输入晶体管Ml利用的另一电路的 电路图和其工作时序图。图9B是例示可代替图7A的输入晶体管Ml利用的另一电路的电路图和其工作时序图。图IOA是例示乂人图4A所对应的小4展幅电压工作向大"t展幅电压工作转换的CMOS动态电路的电路图。图IOB是例示图7A所对应的大输出振幅用电路的电路图。图11是表示从大振幅电压工作向小振幅电压工作转换的CMOS动态电路的电路图。图12是表示对NAND电路应用的应用例的电路图。图13是表示对NOR电路应用的应用例的电路图。图14是表示对电源开关应用的应用例的电路图。图15A是表示作为反相器应用本专利技术的例子的小振幅输出CMOS动态电路和其输入电路的电路图。图15B是图15A所示电路的工作时序图。图15C是驱动图15A的预充电用pMOSTM2的栅极的电路图。 图16是例示比图15A更高速化的电路的电路图。 图17A是表示驱动器应用本专利技术的另 一例子的电路图。 图17B是表示驱动器应用本专利技术的由多级反相器构成的另一例 子的电路图。图18A是例示可代替图15A的输入晶体管Ml而利用的电路的电路图和工作时序图。图18B是例示可代替图15A的输入晶体管M1而利用的另一电路的电路图和工作时序图。图18C是例示代替图15A的输入晶体管Ml而由两个MOST构成的另 一 电路的电路图和工作时序图。图19A是表示作为反相器应用本专利技术的例子的使用负电压的小振幅输出CMOS动态电路和其输入电路的电路图。图19B是驱动图19A的预充电用nMOSTM本文档来自技高网...

【技术保护点】
一种半导体器件，是包括当使栅极和源极为相等电压时在漏极与源极之间实质上流过亚阈值电流的ＭＯＳＴ且以大电压振幅和小电压振幅进行工作的电路，其特征在于：　在非激活时，在该ＭＯＳＴ的栅极上施加电压以使该ＭＯＳＴ的栅极和源极之间为逆偏压，在激 活时，根据输入电压保持该逆偏压状态或被控制为正偏压状态，在正偏压状态下，该ＭＯＳＴ以小电压振幅进行工作。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：伊藤清男，山冈雅直，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]