一种面向物联网的超高速数字CMOS图像传感器的高速传输系统技术方案

本发明专利技术公开了一种面向物联网的超高速数字CMOS图像传感器的高速传输系统；实施时，高速串行发送器接收28位图像采集的并行数据输出12.5Gbps的单比特的串行数据，高速串行接收器接收发送器发送高速串行数据经过高速串并转换器恢复出发送端输入的28位的并行图像采集数据，实现超高速CMOS的图像传感器的数据传输，进而实现了多个通道间的同步。对于本发明专利技术来讲，其机构简单，时序关系比较清晰，易于实现，对于实现图像传感器采集数据高速传输以及实现多通道的同步对齐提供了较为可靠的实现方案。这一专利对基于JESD204B高速收发器的超高速数字CMOS图像传感器传输系统设计，提供了可参考的价值。

A high-speed transmission system for ultra high speed digital CMOS image sensor for Internet of things

The invention discloses a high-speed transmission system for the ultra high speed digital CMOS image sensor for the Internet of things. In the implementation, the high-speed serial transmitter receives 28 bits of the serial data of the parallel data output of the parallel data output 12.5Gbps collected by the image, and the high-speed serial receiver sends the high-speed serial data to the high-speed serial and converts through the high-speed serial data. The device recovers the parallel image acquisition data of 28 bits input from the departure end, realizes the data transmission of the ultra high speed CMOS image sensor, and then realizes the synchronization between multiple channels. For the invention, its mechanism is simple, the time sequence relation is clear and easy to be realized. It provides a more reliable realization scheme for realizing high speed transmission of image sensor collection data and realizing synchronous alignment of multi channel. This patent provides a reference value for the design of ultra high speed digital CMOS image sensor transmission system based on JESD204B high-speed transceiver.

【技术实现步骤摘要】
一种面向物联网的超高速数字CMOS图像传感器的高速传输系统
本专利技术涉及高速数字CMOS图像传感器的
，具体来讲公开了一种图像采集数据高速传输的多通道同步技术，能够将高速采集的并行图像数据经过高速发射器发送出去，并在接收器同步接收图像采集的并行数据；该高速传输系统支持最高的传输速率为12.5Gbps,并且支持多通道同步传输。
技术介绍
随着全球智能设备的发展，图像系统作为智能视觉感知设备正沿着不同光谱，更高分辨率、更高采集帧频等方向发展，现已广泛应用在科学研究、军事、交通、公共安全、机器视觉等领域。近些年，由于物联网的高速发展，人们对高速图像采集系统的需求越来越高，而随之带来了许多难题其中最为关键的就是如何实现对大吞吐率CMOS图像传感器采集数据的高速传输。传统的CMOS图像传输技术是CameraLink传输，其主要是以LVDS为基础专为图像传输而开发的传输总线，它的核心组成元件由一组串行收发器构成，其优点是易于实现，成本低，电流和功耗依然相对较为平坦，但随着传输速率的提高，其最高速率就受到了限制并且其实现的复杂度也大大增加。而作为行业新兴的JESD204B接口标准开发的高速串行收发器不仅在传输速率上大大增加满足了高速CMOS图像传感器的高速传输的要求，而且在功耗及引脚数目方面有明显的优势，目前正在逐步发展，必将成为高速CMOS图像传感器传输技术的主流。
技术实现思路
因此，为了解决上述不足，本专利技术在此提供一种面向物联网的超高速数字CMOS图像传感器的高速传输系统；主要是依托于JESD204B标准的高速收发器来实现的。发送器接收28位图像采集的并行数据输出12.5Gbps的单比特的串行数据，接收器接收发送器发送高速串行数据经过高速串并转换器恢复出发送端输入的28位的并行图像采集数据，这样就实现了超高速CMOS的图像传感器的数据传输。本专利技术是这样实现的，构造一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：包括超高速CMOS图像传感器、高速串行发送器、高速串行接收器、图像采集数据处理模块；其中，由高速串行发送器和高速串行接收器形成基于JESD204B的高速收发器；高速串行发送器接收28位图像采集的并行数据输出12.5Gbps的单比特的串行数据，高速串行接收器接收发送器发送高速串行数据经过高速串并转换器恢复出发送端输入的28位的并行图像采集数据，实现超高速CMOS的图像传感器的数据传输，进而实现了多个通道间的同步。另一方面，所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：该多通道的同步主要是通过K码检测、初始化对齐序列、弹性缓冲器来实现的；其同步过程如下：接收器将同步请求信号SYNC置低，发送器开始进入CGS(码组同步状态)，开始发送K28.5码，接收器通过K码检测模块对串并转换后的并行数据进行边沿检测，锁定K码后接收器到连续的4个K28.5码时在下个LMFC(本地多帧时钟)边沿置高SYNC(完成码组同步)，发送器开始进入ILAS(初始化对齐序列状态)，开始发送多帧初始化对齐序列；其中，R(K28.0)码位于一个多帧的首字节位置用于标示多帧(multiframe)的开始，A(K28.2)码位于一个多帧的末尾字节用于标示多帧的结束，Q(K28.4)码位于第二个多帧的首字节位置用于标示配置数据传输的开始，C为配置数据有14个字节组成；在ILAS过程中，由于各个通道的延时不同，接收器接收到初始化对齐序列的时间也并不一致；接收器各通道在收到ILAS的第一个R码时，开始进行缓存数据，并在LFMC边沿同时释放，由此来达接收端的各个通道实现同步传输。另一方面，所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：K码和初始化对齐序列实现如下；其K码及初始化对齐产生器的实现主要是通过发送器的状态控制机产生的；Q码，R码，A码，K码是采用模块里面预先定义，cfg_dat是根据顶层配产生的14字节的链路配置参数，通过ILAS中第二个多帧发送给接收器；Dummy_data是一种斜坡数据，用于填充ILAS序列中的冗余；在系统初始化阶段完成后，flag_sta_of_cfg(链路配置参数开始标记),flag_cfg_data(链路配置参数数据配置标记)，flag_start_of_mf_ilas(每个ILAS开始的标记)，flag_end_of_mf_ilas(每个ILAS结束的标记)，flag_dataxy(每个ILAS中冗余的数据位置标记)这些信号是一直处于无效状态，所以该模块一直输出K码，等到码组同步完成后，系统进入到ILAS阶段或数据阶段，以上ILAS产生器使能信号陆续使能，从而实现了ILAS的产生过程。另一方面，所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：K码检测的实现如下；将接收端的数据一次输入到40位第一寄存器、第二寄存器缓存；输入的40位数据中包含至少一个完整的逗号检测码，所述完整的逗号码长度为20位；从第一个寄存器0开始移位取20位数据，预设移位次数为10次，在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；完整的逗号检测码包括两串长度相同并且极性相反的K28.5码；在检测到所述逗号检测码的位置信息后，根据状态机生成的移位地址，所述移位地址的长度与所述逗号检测码的位置信息长度相同。另一方面，所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：弹性缓冲器的实现如下；用了一个256x48的RAM来进行数据的缓存；当写使能信号buffer_write为高电平时，开始缓存数据，8bit写地址(wr_addr)开始随着clk上升沿依次加1，接收端接收到的数据(buffer_in)以48bit的形式依次写入地址为wr_addr的RAM中；当读使能信号buffer_read为高电平时，弹性缓冲器开始弹出数据，8bit读地址(read_addr)开始随着clk的上升沿依次加1，弹性缓冲器根据read_addr依次从RAM中弹出48bit的数据。另一方面，所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：多通道对齐实现如下；当sysref触发后发送端和接收端的LMFC计数器复位对齐并开始计数，此时接收端将SYNC信号拉低，发送端接收到SYNC低电平进入CGS状态，开始发送K(K28.5)码，接收端接收到连续的四个K码后在LMFC脉冲边沿置高，发送端开始进入ILAS状态，开始发送ILAS序列，当link1、link2通道接收端分别接收到第一个R(K28.0)后，此时将弹性缓冲器的写使能buffer_write拉高，此时两个通道的弹性缓冲器开始缓存数据；当RBD为默认值0时，则link1、link2的弹性缓冲器在下一个LMFC脉冲的边沿同时释放，此时两通道实现了通道对齐。另一方面，所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：在多通道对齐实现中，由于link1、link2两通道在系统每次复位时的延时是一个范围变量，为了补偿两通道的延迟，可以通过设置RBD值来选择最优的释放节点来释放弹性缓冲器来实现两通道对齐。本发本文档来自技高网...

【技术保护点】
1.一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：包括超高速CMOS图像传感器、高速串行发送器、高速串行接收器、图像采集数据处理模块；其中，由高速串行发送器和高速串行接收器形成基于JESD204B的高速收发器；高速串行发送器接收28位图像采集的并行数据输出12.5Gbps的单比特的串行数据，高速串行接收器接收发送器发送高速串行数据经过高速串并转换器恢复出发送端输入的28位的并行图像采集数据，实现超高速CMOS的图像传感器的数据传输，进而实现了多个通道间的同步。

【技术特征摘要】
1.一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：包括超高速CMOS图像传感器、高速串行发送器、高速串行接收器、图像采集数据处理模块；其中，由高速串行发送器和高速串行接收器形成基于JESD204B的高速收发器；高速串行发送器接收28位图像采集的并行数据输出12.5Gbps的单比特的串行数据，高速串行接收器接收发送器发送高速串行数据经过高速串并转换器恢复出发送端输入的28位的并行图像采集数据，实现超高速CMOS的图像传感器的数据传输，进而实现了多个通道间的同步。2.根据权利要求1所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：该多通道的同步主要是通过K码检测、初始化对齐序列、弹性缓冲器来实现的；其同步过程如下：接收器将同步请求信号SYNC置低，发送器开始进入CGS，开始发送K28.5码，接收器通过K码检测模块对串并转换后的并行数据进行边沿检测，锁定K码后接收器到连续的4个K28.5码时在下个LMFC边沿置高SYNC，发送器开始进入ILAS，开始发送多帧初始化对齐序列；其中，R码位于一个多帧的首字节位置用于标示多帧的开始，A码位于一个多帧的末尾字节用于标示多帧的结束，Q码位于第二个多帧的首字节位置用于标示配置数据传输的开始，C为配置数据有14个字节组成；在ILAS过程中，由于各个通道的延时不同，接收器接收到初始化对齐序列的时间也并不一致；接收器各通道在收到ILAS的第一个R码时，开始进行缓存数据，并在LFMC边沿同时释放，由此来达接收端的各个通道实现同步传输。3.根据权利要求1所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：K码和初始化对齐序列实现如下；其K码及初始化对齐产生器的实现主要是通过发送器的状态控制机产生的；Q码，R码，A码，K码是采用模块里面预先定义，cfg_dat是根据顶层配产生的14字节的链路配置参数，通过ILAS中第二个多帧发送给接收器；Dummy_data是一种斜坡数据，用于填充ILAS序列中的冗余；在系统初始化阶段完成后，flag_sta_of_cfg,flag_cfg_data，flag_start_of_mf_ilas，flag_end_of_mf_ilas，flag_dataxy这些信号是一直处于无效状态，所以该模块一直输出K码，等到码组同步完成后，系统进入到ILAS阶段或数据阶段，以上ILAS产生器使能信号陆续使能，从而实现...

【专利技术属性】
技术研发人员：唐枋，
申请(专利权)人：重庆湃芯微电子有限公司，
类型：发明
国别省市：重庆,50