电流沉负载电路及低压差线性稳压器制造技术

本发明专利技术提供了一种电流沉负载电路和低压差线性稳压器，所述低压差线性稳压器包括：一带隙参考电路、一放大器、一第十二MOS晶体管、一第二电阻、一第三电阻、一第一电容以及一电流沉负载电路，所述电流沉负载电路并联于一负载的两端，所述负载的一端连接于所述第十二MOS晶体管的漏极，另一端接地。当所述低压差线性滤波器在进行模式切换时，利用所述电流沉负载电路来降低所述低压差线性滤波器总的负载电流的频率，使得所述低压差线性稳压器来得及响应，同时也不会浪费过多的电流，节约功耗。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其是一种电流沉负载电路及低压差线性稳压器。
技术介绍
近来，越来越多的场合需要使用LDO(低压差线性稳压器)给芯片供电。请参见附图1，图1示出了一种当前使用的LDO的结构示意图。所述传统的LDO包括：一带隙参考电路101、一放大器102、一第十二MOS晶体管M12、一第二电阻R2、一第三电阻R3以及一第一电容C1，其中，所述带隙参考电路101的输出端连接于所述放大器102的反相输入端，所述放大器102的输出端连接于所述第十二MOS晶体管M12的栅极，所述第十二MOS晶体管M12的源极连接于第二电压VDD，漏极连接于所述第二电阻R2的一端，所述第二电阻R2的另一端与所述第三电阻R3的一端串联于一第三节点，所述第三电阻R3的另一端接地，所述第三节点连接于所述放大器102的正相输入端，所述第一电容C1的一端连接于所述第十二MOS晶体管M12的漏极，另一端连接于地，所述第十二MOS晶体管M12漏极的输出电压为所述传统的LDO的输出电压VOUT1。所述LDO的负载电流变化很快时，例如为1ns或者几个ns时，传统的LDO很难在如此短的时间内响应LDO输出电压的变化。这主要是因为LDO的环路带宽有限。当前的解决方案有：一种是用片外电容滤除纹波；另一种是用足够大的片内电容。无论哪一种都需要引入电容，如果不用电容来稳定LDO的输出电压，那么LDO的输出电压的纹波就会很大。
技术实现思路
本专利技术的目的在于提供一种电流沉负载电路及低压差线性稳压器，以在不引入电容的基础上，降低LDO输出电压的纹波。为了达到上述目的，本专利技术提供了一种电流沉负载电路，包括：一RC滤波电路、一第一电阻以及一第一MOS晶体管；其中，所述第一MOS晶体管的栅极连接于所述RC滤波电路的输出端，源极通过所述第一电阻接地，漏极连接于一第一电压。优选的，在上述的电流沉负载电路中，所述RC滤波电路包括：一第二MOS晶体管、一第三MOS晶体管、一第四电阻、一第五MOS晶体管、一第五电阻、一第七MOS晶体管、一第二电容、一第三电容、一第十MOS晶体管以及一第十一MOS晶体管；其中，所述第二MOS晶体管的栅极连接于所述第三MOS晶体管的栅极，源极连接于第二电压，所述第四电阻的一端和第五MOS晶体管的漏极连接于所述第二MOS晶体管的漏极，所述第四电阻的另一端和第五MOS晶体管的源极连接于一第一节点；所述第五电阻的一端和第七MOS晶体管的源极连接于所述第一节点，所述第五电阻的另一端和第七MOS晶体管的漏极连接于所述第三MOS晶体管的漏极，所述第三MOS晶体管的源极接地；所述第二电容的一端连接于所述第二电压，另一端和所述第三电容的一端连接于一第二节点，所述第三电容的另一端接地；所述第十MOS晶体管的源极连接于所述第十一MOS晶体管的漏极，漏极连接于所述第二节点，所述第十一MOS晶体管的源极连接于所述第二电压；所述第一节点和第二节点连接于所述第一MOS晶体管的栅极。优选的，在上述的电流沉负载电路中，所述第四电阻和/或第五电阻为一MOS晶体管；其中，当所述第四电阻为一第四MOS晶体管时，所述第四MOS晶体管的漏极和第五MOS晶体管的漏极连接于所述第二MOS晶体管的漏极，所述第四MOS晶体管的源极和第五MOS晶体管的源极连接于所述第一节点，所述第四MOS晶体管的栅极接地；当所述第五电阻为一第六MOS晶体管时，所述第六MOS晶体管的源极和第七MOS晶体管的源极连接于所述第一节点，第六MOS晶体管的漏极和第七MOS晶体管的漏极连接于所述第三MOS晶体管的漏极，所述第六MOS晶体管的栅极连接于所述第二电压。优选的，在上述的电流沉负载电路中，所述第二电容和/第三电容为一MOS晶体管；其中，当所述第二电容为一第八MOS晶体管时，所述第八MOS晶体管的源极和漏极导通并连接于所述第二电压，栅极连接于所述第二节点；当所述第三电容为一第九MOS晶体管时，所述第九MOS晶体管的源极和漏极导通并连接于地，栅极连接于所述第二节点。优选的，在上述的电流沉负载电路中，一第一控制信号同时输入至所述第二MOS晶体管的栅极、第三MOS晶体管的栅极以及第十MOS晶体管的栅极。优选的，在上述的电流沉负载电路中，一第二控制信号同时输入至所述第五MOS晶体管的栅极和第七MOS晶体管的栅极。优选的，在上述的电流沉负载电路中，一标识信号输入至所述第十一MOS晶体管的栅极。优选的，在上述的电流沉负载电路中，所述第二MOS晶体管、第五MOS晶体管、第十MOS晶体管以及第十一MOS晶体管均为P型MOS晶体管；所述第一MOS晶体管、第三MOS晶体管以及第七MOS晶体管均为N型MOS晶体管。本专利技术还提供了一种低压差线性稳压器，包括：一如上所述的电流沉负载电路，所述电流沉负载电路并联于一负载的两端，所述负载的一端连接低压差线性稳压器的输出电压，另一端接地。优选的，在上述的低压差线性稳压器中，还包括：一带隙参考电路、一放大器、一第十二MOS晶体管、一第二电阻、一第三电阻以及一第一电容，其中，所述带隙参考电路的输出端连接于所述放大器的反相输入端，所述放大器的输出端连接于所述第十二MOS晶体管的栅极，所述第十二MOS晶体管的源极连接于第二电压，漏极连接于所述第二电阻的一端，所述第二电阻的另一端与所述第三电阻的一端串联于一第三节点，所述第三电阻的另一端接地，所述第三节点连接于所述放大器的正相输入端，所述第一电容的一端连接于所述第十二MOS晶体管M12的漏极，另一端连接于地；所述负载的一端连接所述第十二MOS晶体管的漏极，所述第十二MOS晶体管漏极的输出电压为所述低压差线性稳压器的输出电压。在本专利技术提供的电流沉负载电路和低压差线性稳压器中，当所述低压差线性滤波器在进行模式切换时，利用所述电流沉负载电路来降低所述低压差线性滤波器总的负载电流的频率，使得所述低压差线性稳压器来得及响应，同时也不会浪费过多的电流，节约功耗。附图说明图1为一种传统的LDO的结构示意图；图2为本专利技术实施例中LDO的结构示意图；图3为本专利技术实施例中电流沉负载电路的结构示意图；图4为本专利技术又一实施例中电流沉负载电路的结构示意图；图5为负载电流ILOAD是随时间的变化示意图；图6a、图6b以及图6c为ICS随时间的变化示意图；图7为负载电流ILOAD、ICS以及总的负载电流(ILOAD+ICS)随时间的变化示意图；图8为第一控制信号和第二控制信号长空闲模式下的波形图；图中：101-带隙参考电流；102-运算放大器；201-带隙参考电流；202-运算放大器；203-电流沉负载电路；204-负载；2031-RC滤波电路。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术实施例提供了一种低压差线性稳压器(LDO)，请参见附图2，图2示出了本专利技术实施例中提供的低压差线性稳压器的结构示意图。所述低压差线性稳压器包括一电流沉负载电路，所述电流沉负载电路并联于是负载的两端，所述负载的一端连接所述低压差线性稳压器的输出电压，另一端接地。即所述电流沉负载电路的一端也连接于所本文档来自技高网...

【技术保护点】
一种电流沉负载电路，其特征在于，包括：一RC滤波电路、一第一电阻以及一第一MOS晶体管；其中，所述第一MOS晶体管的栅极连接于所述RC滤波电路的输出端，源极通过所述第一电阻接地，漏极连接于一第一电压。

【技术特征摘要】
1.一种电流沉负载电路，其特征在于，包括：一RC滤波电路、一第一电阻以及一第一MOS晶体管；其中，所述第一MOS晶体管的栅极连接于所述RC滤波电路的输出端，源极通过所述第一电阻接地，漏极连接于一第一电压。2.如权利要求1所述的电流沉负载电路，其特征在于，所述RC滤波电路包括：一第二MOS晶体管、一第三MOS晶体管、一第四电阻、一第五MOS晶体管、一第五电阻、一第七MOS晶体管、一第二电容、一第三电容、一第十MOS晶体管以及一第十一MOS晶体管；其中，所述第二MOS晶体管的栅极连接于所述第三MOS晶体管的栅极，源极连接于第二电压，所述第四电阻的一端和第五MOS晶体管的漏极连接于所述第二MOS晶体管的漏极，所述第四电阻的另一端和第五MOS晶体管的源极连接于一第一节点；所述第五电阻的一端和第七MOS晶体管的源极连接于所述第一节点，所述第五电阻的另一端和第七MOS晶体管的漏极连接于所述第三MOS晶体管的漏极，所述第三MOS晶体管的源极接地；所述第二电容的一端连接于所述第二电压，另一端和所述第三电容的一端连接于一第二节点，所述第三电容的另一端接地；所述第十MOS晶体管的源极连接于所述第十一MOS晶体管的漏极，漏极连接于所述第二节点，所述第十一MOS晶体管的源极连接于所述第二电压；所述第一节点和第二节点连接于所述第一MOS晶体管的栅极。3.如权利要求2所述的电流沉负载电路，其特征在于，所述第四电阻和/或第五电阻为一MOS晶体管；其中，当所述第四电阻为一第四MOS晶体管时，所述第四MOS晶体管的漏极和第五MOS晶体管的漏极连接于所述第二MOS晶体管的漏极，所述第四MOS晶体管的源极和第五MOS晶体管的源极连接于所述第一节点，所述第四MOS晶体管的栅极接地；当所述第五电阻为一第六MOS晶体管时，所述第六MOS晶体管的源极和第七MOS晶体管的源极连接于所述第一节点，第六MOS晶体管的漏极和第七MOS晶体管的漏极连接于所述第三MOS晶体管的漏极，所述第六MOS晶体管的栅极连接于所述第二电压。4.如权利要求2所述的电流沉负载...

【专利技术属性】
技术研发人员：惠雪梅，吴卿乐，杨黎，
申请(专利权)人：豪威科技上海有限公司，
类型：发明
国别省市：上海;31