堆叠式CMOS图像传感器及其制作方法技术

本发明专利技术提供一种堆叠式CMOS图像传感器及其制作方法，包括：键合的逻辑晶圆和像素晶圆，逻辑晶圆包括第一衬底和第一金属层；像素晶圆包括第二衬底和第二金属层；第二衬底中侧形成有接地孔和接地焊垫；第三金属层填充硅通孔且与第一金属层电连接，第三金属层还通过第二金属层与接地焊垫电连接；互连层遮光部填充接地孔并延伸覆盖部分第二衬底且与第三金属层电连接。工艺制程中产生的电荷可经第二衬底导入到接地孔，经互连层遮光部导入到硅通孔中的第三金属层，再经第二金属层导入到接地焊垫和/或经第一金属层导入到第一衬底，使电荷有释放路径导走。还可防止堆叠式CMOS图像传感器的静电干扰以及其他电磁干扰等，提高信号稳定性。提高信号稳定性。提高信号稳定性。

【技术实现步骤摘要】
堆叠式CMOS图像传感器及其制作方法


[0001]本专利技术属于集成电路制造
，具体涉及一种堆叠式CMOS图像传感器及其制作方法。

技术介绍

[0002]随着人们对高质量影像的不断追求，堆叠式CMOS图像传感器被开发出来。堆叠式CMOS图像传感器通常包括逻辑晶圆和键合在逻辑晶圆上的像素晶圆。堆叠式CMOS图像传感器具有更小的芯片结构以及更快的处理速度。
[0003]白像素是衡量CMOS图像传感器的一个重要性能指标。堆叠式CMOS图像传感器中，像素晶圆上形成有第一键合层，逻辑晶圆上形成有第二键合层，第一键合层面向第二键合层键合实现像素晶圆与逻辑晶圆的堆叠。在制作工艺过程中，例如刻蚀以及化学机械研磨等过程中会产生电荷，电荷包括正电荷和/或负电荷。这些电荷集聚在像素晶圆和/或第一键合层。由于像素晶圆位于第一键合层上，没有真正的接地(连接到衬底或接地焊垫上)，亦即没有电荷释放路径，这些释放不掉的电荷会损伤像素晶圆中的光电二极管，从而造成较高的白像素，影响堆叠式CMOS图像传感器的质量。

技术实现思路

[0004]本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠式CMOS图像传感器，其特征在于，包括：键合的逻辑晶圆和像素晶圆，所述逻辑晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层；所述像素晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层键合；所述第二衬底远离所述第二介质层的一侧形成有接地孔；所述第二衬底表面或内部形成有接地焊垫；硅通孔，所述硅通孔贯穿所述像素晶圆和部分厚度的所述第一介质层暴露出所述第一金属层；第三金属层，所述第三金属层填充所述硅通孔且与所述第一金属层电连接，所述第三金属层还通过所述第二金属层与所述接地焊垫电连接；互连层，所述互连层包括互连层遮光部，所述互连层遮光部填充所述接地孔并延伸覆盖部分所述第二衬底，且所述互连层遮光部与所述第三金属层电连接。2.如权利要求1所述的堆叠式CMOS图像传感器，其特征在于，所述互连层还包括互连层栅格部，所述互连层栅格部与所述互连层遮光部间隔设置。3.如权利要求2所述的堆叠式CMOS图像传感器，其特征在于，所述像素晶圆包括像素区，所述像素区内分布有栅格部，所述栅格部包括呈网格状的若干栅格，所述栅格内形成有像素单元，所述互连层栅格部在所述第二衬底上的投影覆盖所述像素区的栅格部。4.如权利要求3所述的堆叠式CMOS图像传感器，其特征在于，所述像素晶圆还包括遮光区以及焊垫层区，所述像素区位于所述像素晶圆的中心区域，所述遮光区环形分布在所述像素区的周围，所述焊垫层区分布在所述遮光区远离所述像素区的周侧区域，所述互连层遮光部位于所述遮光区，所述接地焊垫位于所述焊垫层区。5.如权利要求1所述的堆叠式CMOS图像传感器，其特征在于，所述第二衬底和所述互连层之间还设置有隔离层，位于所述硅通孔上方的所述隔离层和所述互连层之间还设置有绝缘层，所述互连层填充贯穿所述绝缘层和所述隔离层的窗口与所述第三金属层电连接。6.如权利要求5所述的堆叠式CMOS图像传感器，其特征在于，所述像素晶圆还包括沟槽，所述沟槽贯穿所述第二衬底以及部分厚度的所述第二介质层暴露出所述第二金属层；所述接地焊垫位于所述沟槽底部并与所述第二金属层电连接；所述隔离层填充所述沟槽且具有暴...

【专利技术属性】
技术研发人员：施喆天，高喜峰，邢家明，于惟玮，
申请(专利权)人：豪威科技上海有限公司，
类型：发明
国别省市：