一种无电阻基准电压源制造技术

本发明专利技术属于电源技术领域，具体的说涉及一种无电阻基准电压源。本发明专利技术提供的一种无电阻基准电压源，包括正温系数电流源模块、基准电压产生模块和衬底偏置电压调整模块；所述正温系数电流源模块和衬底偏置电压调整模块分别与基准电压产生模块连接；其中，正温度系数电流源模块产生正温系数电流给工作在饱和区的NMOS管MN4提供偏置电流；衬偏调整模块为该NMOS管MN4调整衬底偏置电压，进而起到调整阈值的作用；该NMOS的栅极和漏极接在一起，输出基准电压，克服工艺波动对基准源输出带来的影响。本发明专利技术的有益效果为，采用无电阻技术减小版图面积同时输出低基准电压源，还可有效提高基准电压源精度。

【技术实现步骤摘要】
一种无电阻基准电压源
本专利技术属于电源
，具体的说涉及一种无电阻基准电压源。
技术介绍
基准电压源用于在模拟集成电路，数模混合信号集成电路以及系统集成芯片中，为电路的其他模块提供稳定的参考电压，要求基准电压源的精度受温度及电源电压的变化影响小，基准电压源的精度通常直接决定了整个系统的精度。随着电子技术的发展，电子产品向体积更小、成本更低、电池寿命更长的方向发展，因此要求系统的供电电源电压越来越低，功耗越来越小。传统的带隙基准电压源架构输出电压只能在1.2V左右，且在设计过程中需要使用电阻或者BJT晶体管来产生PTAT电流而使集成电路工艺限制，因此存在结构复杂且成本较高的问题。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出一种无电阻基准电压源。为实现上述目的，本专利技术采用如下技术方案：一种无电阻基准电压源，包括正温系数电流源模块、基准电压产生模块和衬底偏置电压调整模块；所述正温系数电流源模块和衬底偏置电压调整模块分别与基准电压产生模块连接；所述正温系数电流源模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和电容C构成；其中，第一PMOS管MP1的源极接电源，其栅极接第三PMOS管MP3的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMOS管的源极接电源，其栅极与漏极互连；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，其栅极接第二PMOS管MP2的漏极；第二NMOS管MN2的漏极和栅极接第二PMOS管MP2的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，其栅极接第一PMOS管MP1的漏极；第六PMOS管MP6的栅极和漏极接地，其源极接第三NMOS管MN3的源极；第七PMOS管MP7的栅极和漏极接地，其源极接第一NMOS管MN1的源极；第八PMOS管MP8的栅极和漏极接地，其源极接第二NMOS管MN2的源极；电容C的一端接地，其接第一PMOS管MP1的漏极；所述基准电压产生模块由第四PMOS管MP4和第四NMOS管MN4构成；其中，第四PMOS管MP4的源极接电源，其栅极接第三PMOS管MP3的漏极；第四NMOS管MN4的栅极和漏极互连，其源极接地，其漏极接第四PMOS管MP4的漏极；第四PMOS管MP4漏极与第四NMOS管MN4漏极的连接点为基准电压输出端；所述衬底偏置电压调整模块由第五PMOS管MP5和第五NMOS管MN5构成；其中，第五PMOS管MP5的源极接电源，其栅极接第三PMOS管MP3的漏极；第五NNMOS管MN5的栅极和漏极互连，其源极接地，其漏极接第五PMOS管MP5的漏极；第五NMOS管MN5的栅极接第四NMOS管MN4的衬底。本专利技术的有益效果为，提供一种无电阻低压低功耗基准源，采用无电阻技术减小版图面积同时输出低基准电压源，采用工作在亚阈值区的MOS管降低电路功耗；另外采用衬底偏置调整技术，对输出基准源进行调整，可有效提高基准电压源精度。附图说明图1为本专利技术的基准电压产生模块示意图；图2为本专利技术的基准电压电路图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：本专利技术提出一种无电阻低压低功耗基准源，其原理框图如图1所示。本专利技术包括正温系数电流源产生模块，基准电源产生模块，衬偏调整模块(衬底偏置电压调整模块)；其中，正温度系数电流源模块产生正温系数电流给工作在饱和区的NMOS管MN4提供偏置电流；衬偏调整模块为该NMOS管MN4调整衬底偏置电压，进而起到调整阈值的作用；该NMOS的栅极和漏极接在一起，输出基准电压，克服工艺波动对基准源输出带来的影响。上述方案具体电路结构如图2所示，由工作在饱和区的MN4的栅源电压作为基准源(VREF＝VGSMN4)。由饱和区MOS的电压电流特性，可得基准电压源输出为其中μ为沟道载流子迁移率；COX为单位面积的栅氧化层电容；W/L为MOS宽长比，下标为所指代MOS管；VGS为MOS管的栅源电压差，下标为所指代MOS管；VTH为NMOS管的阈值电压。MP4的栅极由正温度系数电流源模块产生的第一偏置电压偏置，产生正温电流I，I由左边的正温系数电流模块产生。由于MP7及MP8采用了动态阈值调整技术，可知：ΔVGS＝VTlnN(2)利用基尔霍夫电压定律，可知：VGS|MN1+VSG|MP7＝VGS|MN2+VSG|MP8(3)由此可得，产生的偏置电路存在如下特性：其中，ΔVTH＝VTH1-VTH2。由于MN1与MN2的源端电压差为VTlnN，仅为几十毫伏，所以起对ΔVTH的影响可以忽略。根据I4＝I2＝I1＝I，并结合式(1)，可得：其中，T0为参考温度，T为任一温度，αT阈值电压在任一温度T下的温度系数(αT>0)。要获得不随温度变化的基准，可令：得：从上式可知，通过控制MP8和MP7的并联数之比，以及MN1，MN2，MN4的宽长比的比例即可获得理论上温度系数为零的基准源。因此，本专利技术提出的基准源温度特性仅仅受晶体管尺寸比例影响，而与绝对数值无关。从而极大地提升了基准源的鲁棒性。图1中的衬底偏置调制模块用于调整由于工艺参数变化造成的VREF＝VTH0导致的漂移。具体做法是MP5工作在饱和区，镜像正温电流模块产生的正温系数电流，MN5工作在亚阈值区。MN5工作在亚阈值区，由亚阈值区漏电流与VGS的关系可得到：根据式(4)可知，VGS5＝Vth-ηVT(8)当由于工艺原因，导致晶体管阈值电压变化时，VGS5可以动态调节基准源输出晶体管MN4的衬底电位。譬如，当工艺波动，导致晶体管阈值电压升高，VGS5电压会升高，从而减小MN4管的源衬电压，VSB4减小，从而减小MN4晶体管的阈值电压，抑制工艺波动对基准源输出电压带来的影响，稳定基准电压。反之亦然。上述方案中，电流源模块用工作在亚阈值区的MOS管产生正温系数电流，通过电流镜镜像流过工作在饱和区的MN4。通过调节晶体管尺寸间的相互比例，调节正温电流的正温系数大小，以补偿阈值电压VTH的负温系数，实现输出电压的温度稳定。考虑到阈值电压受工艺参数的漂移，方案中的工艺稳定技术由MN4的衬底偏置调制模块完成，工作在亚阈值区的MN5调节输出管MN4的阈值电压变化，实现基准电压源输出电压的工艺稳定，提升电路的鲁棒性。本文档来自技高网...

【技术保护点】
一种无电阻基准电压源，包括正温系数电流源模块、基准电压产生模块和衬底偏置电压调整模块；所述正温系数电流源模块和衬底偏置电压调整模块分别与基准电压产生模块连接；所述正温系数电流源模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和电容C构成；其中，第一PMOS管MP1的源极接电源，其栅极接第三PMOS管MP3的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMSO管的源极接电源，其栅极与漏极互连；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，其栅极接第二PMOS管MP2的漏极；第二NMOS管MN2的漏极和栅极接第二PMOS管MP2的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，其栅极接第一PMOS管MP1的漏极；第六PMOS管MP6的栅极和漏极接地，其源极接第三NMOS管MN3的漏极；第七PMOS管MP7的栅极和漏极接地，其源极接第一NMOS管MN1的源极；第八PMOS管MP8的栅极和漏极接地，其源极接第二NMOS管MN2的漏极；电容C的一端接地，其接第一PMOS管MP1的漏极；所述基准电压产生模块由第四PMOS管MP4和第四NMOS管MN4构成；其中，第四PMOS管MP4的源极接电源，其栅极接第三PMOS管MP3的漏极；第四NMOS管MN4的栅极和漏极互连，其源极接地，其漏极接第四PMOS管M4的漏极；第四PMOS管MP4漏极与第四NMOS管MN4漏极的连接点为基准电压输出端；所述衬底偏置电压调整模块由第五PMOS管MP5和第五NMOS管MN5构成；其中，第五PMOS管MP5的源极接电源，其栅极接第三PMOS管MP3的漏极；第五NNMOS管MN5的栅极和漏极互连，其源极接地，其漏极接第五PMOS管MP5的漏极；第五NMOS管MN5的栅极接第四NMOS管MN4的衬底。...

【技术特征摘要】
1.一种无电阻基准电压源，包括正温系数电流源模块、基准电压产生模块和衬底偏置电压调整模块；所述正温系数电流源模块和衬底偏置电压调整模块分别与基准电压产生模块连接；所述正温系数电流源模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和电容C构成；其中，第一PMOS管MP1的源极接电源，其栅极接第三PMOS管MP3的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMOS管的源极接电源，其栅极与漏极互连；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，其栅极接第二PMOS管MP2的漏极；第二NMOS管MN2的漏极和栅极接第二PMOS管MP2的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，其栅极接第一PMOS管MP1的漏极；第六PMOS管MP6...

【专利技术属性】
技术研发人员：石跃，周泽坤，
申请(专利权)人：成都信息工程大学，
类型：发明
国别省市：四川;51