内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET制造技术

一种内嵌分离式多晶硅端电极的沟槽式屏蔽井区功率MOSFET，该晶体管由多个单位晶胞(Unit?Cell)所组成，且这些单位晶胞的任意一个的结构包含：基板、外延层、基体接面、源极接面、绝缘层、多个栅极端电极、源极端电极、第一屏蔽井区与第二屏蔽井区。其中，该外延层设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，而该栅极沟槽内嵌有栅极电极与屏蔽电极，又该栅极电极与该屏蔽电极彼此相互分离地设置。此外，该源极沟槽或该栅极沟槽可为浅沟槽或深沟槽的至少其中之一。故借由本实用新型专利技术的晶体管可用以降低漏电流及加强雪崩能量的耐受度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管(MOSFET)，尤其涉及具有多个多晶硅电极(例如栅极电极与屏蔽电极)分离地内嵌设置于该栅极沟槽，以及提供具有浅沟槽或深沟槽的其中之一的源极沟槽与栅极沟槽的一种金属氧化物半导体场效应晶体管。
技术介绍
现有技术中，功率金属氧化物半导体场效应晶体管已被广泛使用在许多的应用上，例如分离元件、光电子元件、电源控制元件、直流对直流转换器与马达驱动等。在上述该些应用中所使用的该功率金属氧化物半导体场效应晶体管皆需要一个特殊的击穿电压、低·导通电阻、高开关切换速度、与广大的安全操作区域。然而，为了降低该功率金属氧化物半导体场效应晶体管中导通功率的损失，该功率金属氧化物半导体场效应晶体管必须有低特定导通阻抗(low specific on-resistance) RSP。其中，该低特定导通阻抗的定义为上述应用的产品中具有多层主动区域的金属氧化物半导体场效应晶体管的导通阻抗。一般而言，传统为借由缩小装置单元晶胞的高度、增加封装的密度或增加单位面积内晶胞的数目而用以达成降低该低特定导通阻抗的目的。然而，随着该晶胞密度的增加，相关的固有电容(intrinsic capacitance)亦会随之增加,例如该固有电容可为栅极对源极电容Cgs、栅极对漏极电容Cgd、总输入电容Ciss与总输出电容(；ss。因此，对于高晶胞密度的装置，其切换的功率损失将会大幅增加。此外，在许多的切换应用中，例如在可携行动装置中所进行同步的大量直流对直流转换，其功率金属氧化物半导体场效应晶体管需要操作在高切换频率的环境下，例如IMHz或者更高频。故有必要提供一种新的元件结构，降低因上述固有电容所造成切换或动态功率的损失。
技术实现思路
本技术的一个目的是提供内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET (金属氧化物半导体场效应晶体管)，借由调整源极沟槽或栅极沟槽的沟槽深度，用以形成浅沟槽或深沟槽而供内嵌源极电极、栅极电极或屏蔽电极。本技术的另一目的是提供上述的晶体管，具有彼此分离的多个多晶硅电极(例如栅极电极与屏蔽电极)，用以达到高耐压与降低电场的目的。本技术的再一目的是提供上述的晶体管，在该栅极沟槽与该源极沟槽内填充绝缘层，用以内嵌该多晶硅电极及/或该源极电极。本技术的又一目的是提供上述的晶体管，提供第一屏蔽井区与第二屏蔽井区，用以增加击穿电压耐受度与降低漏电流。为达到上述目的或其它目的，本技术提供一种内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管，该功率金属氧化物半导体场效应晶体管由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板、外延层、基体接面、源极接面、绝缘层、栅极电极、屏蔽电极、第一屏蔽井区与第二屏蔽井区。其中，该外延层设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，其中该源极沟槽或该栅极沟槽为浅沟槽或深沟槽的至少其中之一；该基体接面设置于该外延层的一侧，且该基体接面具有重掺杂区，该重掺杂区设置于该源极沟槽的两侧边；该源极接面设置于该基体接面的一侦牝且该源极接面设置于该栅极沟槽的两侧边；该绝缘层设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽；该栅极电极内嵌设置于该栅极沟槽；该屏蔽电极设置于该栅极沟槽与分离地设置于该栅极电极的底部；该第一屏蔽井区植入于该外延层，且该第一屏蔽井区包覆该栅极沟槽与该源极沟槽；以及，该第二屏蔽井区植入于该外延层，且该第二屏蔽井区形成在该源极沟槽的底部或包覆该源极沟槽的至少一部分。可选地，所述重掺杂区、所述源极接面的至少一部分与所述源极沟槽构成源极接点区。可选地，所述栅极沟槽的所述栅极电极与所述屏蔽电极通过所述绝缘层而构成栅极端。可选地，所述第二屏蔽井区经由多次植入用以形成多层的第二屏蔽井区。可选地，所述基板为N+型基板、所述外延层为N型外延层、所述基体接面为P型基体接面、所述源极接面为N+型源极接面、所述重掺杂区为P+型重掺杂区、所述第一屏蔽井区为N型屏蔽井区，以及所述第二屏蔽井区为P型屏蔽井区、V型屏蔽井区、或型屏蔽井区的其中之一。可选地，本技术的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET还包含源极电极，该源极电极内嵌设置于该源极沟槽。与现有技术相较，本技术的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管可解决现有技术中这些固有电容所造成切换或动态功率的损失。附图说明图I为本技术第一实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；图2为本技术第二实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；以及图3为本技术第三实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；图4-5为说明图3中另一实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的剖面示意图；图6为本技术第四实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图；图7为本技术第五实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图；以及图8-9为本技术第六与七实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。主要部件附图标记 10、10，、10”、10，，，、10，，，，、10，，”，晶体管 12 基板 14外延层 142、142’ 栅极沟槽 144 源极沟槽 16 基体接面 162 重掺杂区 18 源核>接~面 182 侧边20 绝缘层22 栅极电极24 屏蔽电极26 第一屏蔽井区 28、28，、28”、28”，第二屏蔽井区30 源极电极32 栅极端34 源极接点区36 漏极端38 源极端具体实施方式为充分了解本新型的目的、特征及有益效果，这里借由下述具体的实施例，并结合附图，对本新型做详细说明，说明如下参照图I，为本技术第一实施例的内嵌分离式多晶硅电极的沟槽式屏蔽井区功率金属氧化物半导体场效应晶体管的结构示意图。在图I中，该内嵌分离式多晶硅电极的沟槽式井区功率金属氧化物半导体场效应晶体管10由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板12、外延层14、基体接面16、源极接面18、绝缘层20、栅极电极22、屏蔽电极24、第一屏蔽井区26与第二屏蔽井区28。在此，该基板12以N+型的基板12为例说明。该外延层14设置于该基板12的一侧，且该外延层14具有栅极沟槽142与源极沟槽144。在此，该外延层14以N型外延层14为例说明。再者，可再依照该栅极沟槽142或该源极沟槽144的沟槽深度进一步区分为浅沟槽或深沟槽的至少其中之一。举例而言，在图I中，该栅极沟槽142为深沟槽的沟槽形态，而该源极沟槽144为浅沟槽的沟槽形态；在另一实施例中，该栅极沟槽142与该内嵌源极沟槽144同时为浅沟槽的沟槽形态，如图2所示；以及，在又一实施例中，该栅极沟槽142为浅沟槽的沟槽形态，而该源极沟槽144为深沟槽的沟槽形态。回到图I本文档来自技高网...

【技术保护点】
一种内嵌分离式多晶硅电极的沟槽式屏蔽井区功率MOSFET，其特征在于，该功率MOSFET由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含：基板；外延层，设置于该基板的一侧，且该外延层具有栅极沟槽与源极沟槽，其中该源极沟槽或该栅极沟槽分别为浅沟槽或深沟槽的至少其中之一；基体接面，设置于该外延层的一侧，且该基体接面具有重掺杂区并设置于该源极沟槽的两侧边；源极接面，设置于该基体接面的一侧，且该源极接面设置于该栅极沟槽的两侧边；绝缘层，设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽；栅极电极，内嵌设置于该栅极沟槽；屏蔽电极，设置于该栅极沟槽与分离地设置于该栅极电极的底部；第一屏蔽井区，植入于该外延层，且该第一屏蔽井区包覆该栅极沟槽与该源极沟槽；以及第二屏蔽井区，植入于该外延层，且该第二屏蔽井区形成于该源极沟槽的底部或包覆该源极沟槽的至少一部分。

【技术特征摘要】

【专利技术属性】
技术研发人员：穆罕默德·恩·达维希，曾军，苏世宗，
申请(专利权)人：马克斯半导体股份有限公司，
类型：实用新型
国别省市：