本发明专利技术公开了一种具有平面状通道的垂直功率金氧半场效晶体管元胞，包括具有漏极电极的N+硅基板。低掺杂浓度N型漂移层长于该基板上。交替的N型纵列与P型纵列形成于该漂移层上并具有较高的掺杂浓度。然后具有高于该漂移区的掺杂浓度的N型层被形成且被蚀刻成具有侧壁。P井被形成于该N型层，并且N+源极区被形成于该P井中。栅极被形成于该P井的横向通道上，并且靠近该侧壁以作为一垂直场板。源极电极接触该P井与源极区。正栅极电压反型该横向通道并且沿着该侧壁来增加导电性。该源极与该漏极之间的电流横向地流动，然后透过多样的N层来垂直地流动。开启电阻被减少且该击穿电压被增加。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术关于功率金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor,金属氧化物半导体场效应晶体管，于下文中称作为M0SFET)，尤指具有平面状DM0S部与垂直导电部的垂直超级结M0SFET。本申请案主张的优先权为在2014年2月4日由Jun Zeng等向美国智慧财产局所提出的申请案，其申请案号为61/935，707，在此并入其全部参考内容。
技术介绍
垂直M0SFET作为高电压且高功率的晶体管是受欢迎的，由于能够提供厚的且低掺杂浓度的漂移层，以达到于该关闭状态中的高击穿电压。通常，该M0SFET包括高掺杂的N型基板、厚且低掺杂浓度的N型漂移层、靠合于该漂移层的P型主体层、于该主体层顶部的N型源极以及借由薄的栅极氧化物而自该主体区分开的栅极。其通常提供一垂直凹槽栅极。源极电极被形成于该顶面，并且漏极电极被形成于该底面。当该栅极对于该源极来说足够正时，该N型源极与该N型漂移层之间的P型主体的通道区，反型并创造在源极与漏极之间的垂直导电路径。于该装置为关闭状态中，当该栅极与该源极为短路或为负时，于该源极与漏极之间的漂移层消耗及大的击穿电压(例如超过600伏特)能被持续。然而，由于厚的漂移层所需要的低掺杂，使得该开启电阻变差。增加该漂移层的掺杂会减少该开启电阻，但是会降低该击穿电压。形成延伸至该基板的交替P型硅与N型硅的垂直纵列，以取代单一 N型漂移层为现有技术，其中这些纵列中的电荷被平衡，且当该M0SFET被关闭时，于高电压的P型纵列与N型纵列完全地消耗。其被称为超级结(super junct1n)。于此配置中，该N型纵列的掺杂浓度可高于现有N型漂移层的掺杂浓度。其结果，于相同的击穿电压下开启电阻能被减少。超级结M0SFET能借由多重磊晶生长与植入制程来被形成。形成延伸至该基板的厚且交替的P型纵列与N型纵列需要多次的循环，该循环为磊晶生长该纵列厚度的一部分，然后遮蔽并植入该P型掺杂与该N型掺杂，然后长出更多的纵列厚度并重复该遮蔽与植入制程。植入步骤的数量可能超过20次，取决于该厚度。在每一植入循环之间，由于高的制程温度，这些掺杂会产生不期望的横向扩散。其大幅地增加了胞数组中所需要的胞间距，使得该晶粒变更大。其结果，该M0SFET不理想地被形成，且制程非常耗时。另外，超级结可借由P型延伸层再填充的N型硅中蚀刻深的凹槽来被形成。这些凹槽必须为深的，使得其为足够长的垂直漂移层，以于高击穿电压中作为一空乏区。形成深的凹槽耗时，因此成本昂贵。这些功率M0SFET被形成具有大数量的相同的平行胞。这些装置之间的任何变化可能造成于该M0SFET上发生不均匀的电流与温度，会减少其效率与击穿电压。功率M0SFET所需要的是，不具有上述现有技术的缺点与限制。
技术实现思路
于一实施例中，M0SFET被形成具有用于横向电流流动的平面状通道区，以及用于垂直电流流动的垂直导电路径。于一实施例中，P井(主体区)被形成于N型层，其具有形成于该N型层的凹槽且该凹槽深于该P井，以产生该N型层的侧壁。该N型层相较于该M0SFET中的N型漂移层具有更高的掺杂。该M0SEFT包括借由导电材料(例如，掺杂的多晶硅)所形成的遮蔽垂直场板，该导电材料以介电材料(例如，氧化物)填充该凹槽并且自这些侧壁绝缘。P屏蔽层被形成于该凹槽的底部并且靠合于该侧壁的底部。该P屏蔽层亦靠合于P纵列的顶部。N纵列位于该通道区下方且横向地靠合于该P纵列。为了低的开启电阻，这些N纵列与P纵列为相对地高掺杂。该凹槽场板较深于该P井，以提供于该N-层中有效电场的减少。当该M0SFET关闭时，该场板与该P屏蔽有助于横向地消耗该N-层，为了低的开启电阻而允许该N-层为相对地高掺杂。该凹槽场板、该P屏蔽、该N型层、减少厚度的N型漂移层以及相对地高掺杂的N纵列与P纵列的综合效应，提供了增加的击穿电压、较低的开启电阻以及每一晶粒较低的成本。为了更快速的切换，该导电场板电极能够被连接至该栅极电极或是该源极电极，以提供较低的栅极-漏极电容。每一单元区域的较低的开启电阻，允许于每一晶圆上形成更多的晶粒。于一较佳实施例中的场板凹槽的深度，其为绝缘材料的厚度，该N型层的掺杂与厚度以及该P屏蔽的掺杂与深度被选择来使得该N层于该击穿电压处完全地被消耗。此外，该P纵列与该N纵列的掺杂、深度与宽度使得该P纵列与该N纵列于该击穿电压处完全地被消耗。于一实施例中，功率M0SFET包括具有低掺杂浓度的第一 N型层(该漂移层)的高掺杂的N型基板，大约30微米厚，并由该基板上磊晶生长。该第一 N型层相较于现有漂移层更薄，由于其不需要在该关闭状态中维持整个源极-漏极电压。该第一 N型层被遮蔽并植入掺杂以形成大约4微米厚的交替的P型区与N型区，其被称为纵列。于该N型纵列中的N型掺杂浓度相较于该N型漂移层中的掺杂浓度更高。于一实施例中，对每一类型掺杂仅需要使用一次的植入来形成这些纵列，由于该纵列层相较于现有技术的纵列层更薄。因此，相较于现有技术，其具有更少的横向扩散使得这些纵列更为理想。于该纵列层上方形成第二 N型层(例如8微米厚)，其具有相较于该第一 N型层的掺杂浓度更高的掺杂浓度。其中该第二 N型层被形成一 P井，且该P井被形成于该表面的N型源极区。该源极区与该第二 N型层的顶部之间的p井的顶面，形成沿着该装置的顶面的横向通道。于这些胞的每一者中，凹槽被蚀刻于在这些P井之间的第二 N型层中，并且该凹槽相较于这些P井更深。然后，薄的栅极介电质被形成于顶部的横向通道上方并沿着该凹槽的侧壁。然后，多晶硅栅极被形成于顶部的通道上方并沿着该凹槽的垂直侧壁，以使该多晶硅栅极的深度较深于该P井。自该通道与该侧壁分开栅极的介电层，可具有相同厚度或不同厚度而有不同的优点。该凹槽场板导致了较低的电场与较高的击穿电压，其允许该第二N型层的掺杂增加而使该开启电阻降低。金属的源极电极接触该P井与这些源极区，并且金属的漏极电极接触该基板的底面。于另一实施例中，借由单一或是多重高能量植入而形成P屏蔽的相同步骤期间，这些P纵列可被形成。于一例子中，一负载被耦合于该源极电极与地之间，并且一正电压被施加于该漏极。当该栅极相对于该源极电极被足够地正偏压时，该源极区与该第二 N型层之间的顶部的横向信道反型，并且电子沿着该第二 N型层中的凹槽的垂直侧壁来累积。此电子的横向与垂直累积于该通道下方形成该源极与该N型纵列之间的低电阻路径。然后，该N型纵列与第一N型层完成了至该漏极电极的垂直导电路径。由于该通道与该漏极电极之间没有厚的且低掺杂浓度的漂移区，每一单元区域的开启电阻(特别是开启电阻Ron*Area)相较于现有的垂直功率M0SFET的开启电阻会更低。该开启电阻较低的部分原因，是因为使用高掺杂浓度的N纵列与第二 N型层(如同该第二N型层的较高的掺杂)，其中该第二 N型层的较高掺杂借由该凹槽场板效应、该P屏蔽、及当该栅极被正偏压时沿着该第二N型层的垂直侧壁电子累积而被致能。于一实施例中特定的开启电阻达到4.5欧姆(0hms)-mm2，其大约为现有功率M0SFET的一半。由于每一单元区域中如此低的开启电压，该晶粒的尺寸相较于现有晶粒的尺寸可更小，以在每一晶粒具有相同开启电阻的情况下本文档来自技高网...
【技术保护点】
一种具有平面状通道的垂直功率金氧半场效晶体管元胞，其特征在于，包括：半导体基板，具有在其底面的第一电极；第一层，为第一导电性类型且位于该基板上方，该第一层具有第一掺杂浓度；第二层，为该第一导电性类型且位于该第一层上方，该第二层具有高于该第一掺杂浓度的第二掺杂浓度，该第二层具有一顶面；凹槽，曝露该第二层的垂直侧壁；井区，为第二导电性类型且位于该第二层的顶面，该井区具有一顶面；第一区，为该第一导电性类型且位于该井区的顶面，其中该第一区与该井区的一边缘之间的区域包括用于借由一栅极来反型的通道；导电栅极，重叠于该通道，当该栅极被偏压高于一临界电压时，该导电栅极于该第一区与该第二层之间创造一横向导电路径；垂直场板，面向该第二层的垂直侧壁并且自该垂直侧壁绝缘，该垂直场板深于该井区；以及第二电极，其电性地接触该井区与该第一区，其中当一电压被施加在该第一电极与该第二电极之间以及该栅极被偏压高于该临界电压时，一横向电流穿过该通道来流动，并且一实质垂直电流流动于该通道与该基板之间。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：曾军，穆罕默德·恩·达维希，蒲奎，苏世宗，
申请(专利权)人：马克斯半导体股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。