屏蔽电极式沟槽功率MOSFET制造技术

一种屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管由多个单位晶胞(unit?cell)所组成，且这些单位晶胞的任意一个结构包含：基板层、外延层、基体接面、源极接面、绝缘层、栅极电极、源极电极与屏蔽电极(shield?electrode)。其中，该外延层设置于该基板层的一侧，且该外延层具有栅极沟槽与源极沟槽，且该栅极沟槽与该源极沟槽中所对应设置的该栅极电极与该源极电极的至少其中一个又选择性地设置分离式的该屏蔽电极。故借由本实用新型专利技术的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管，可用以达到降低漏电流及加强雪崩能量的耐受度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本新型涉及一种屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管(PowerMOSFET)，尤其涉及在栅极沟槽的栅极电极与源极沟槽的源极电极的至少其中之一的底部分离地设置有屏蔽电极的一种功率金属氧化物半导体场效应晶体管。
技术介绍
功率金属氧化物半导体场效应晶体管已被广泛使用在许多的应用上，例如分离组件、光电子组件、电源控制组件、直流对直流转换器、马达驱动等。这些应用需要一个特殊的击穿电压、低导通电阻、高开关切换速度、和广大的安全操作区域。然而，为了降低导通功率的损失，其该功率金属氧化物半导体场效应晶体管必须有低特定导通阻抗(low specificon-resistance)。其中，该低特定导通阻抗定义为产品中根据多层主动区域的金属氧化物半导体场效应晶体管的导通阻抗。 现有技术中，常用降低该低特定导通阻抗的方法，其缩小装置单元晶胞的高度、增加封装的密度或增加单位面积内晶胞的数目。不管如何，由于该晶胞密度的增加会影响到相关的固有电容(intrinsic capacitance)的增加,例如该固有电容可为栅极对源极电容Cgs、栅极对漏极电容Cgd、总输入电容Ciss与总输出电容(；ss。因此，对于高晶胞密度的装置，其切换的功率损失将会大幅增加。在许多的切换应用中，例如在可携行动装置中所进行同步的大量直流对直流转换，其功率金属氧化物半导体场效应晶体管需要操作在高切换频率的环境下，例如IMHz或者更高频的切换频率。故本技术提供一种新的功率金属氧化物半导体场效应晶体管，用于降低因该些固有电容所造成切换或动态功率的损失。
技术实现思路
本技术的一个目的是提供屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管，在该晶体管内的栅极沟槽与源极沟槽填充绝缘层，用以完全地包覆该栅极电极与该源极电极，使得该栅极电极与该源极电极内嵌于对应的该沟槽内，用以达成具有内嵌电极式金属氧化物半导体场效应晶体管的目的。本技术的另一目的是提供上述晶体管，亦在该栅极电极与该源极电极的至少一个底部分别地设置分离式屏蔽电极，并辅以填充绝缘层位于该栅极沟槽与源极沟槽中的该栅极电极、该源极电极与该屏蔽电极，用以达到在单一沟槽内形成多段电极的目的。为达到上述目的或其它目的，本技术提供一种内嵌分离式电极的沟槽式井区功率金属氧化物半导体场效应晶体管由多个单位晶胞(unit cell)所组成，且这些单位晶胞的任意一个结构包含基板层、外延层、基体接面、源极接面、绝缘层、栅极电极、源极电极与屏蔽电极(shield electrode)。其中，该外延层设置于该基板层的一侧，且该外延层具有栅极沟槽与源极沟槽，且该栅极沟槽与该源极沟槽的至少一个的底部接近该基板层；该基体接面设置于该外延层的一侧，且该基体接面在该源极沟槽的两侧边形成重掺杂区；该源极接面设置于该基体接面的一侧与该栅极沟槽的两侧；该绝缘层设置于该源极接面的一侦牝且该绝缘层填入该栅极沟槽与该源极沟槽；该栅极电极通过该绝缘层内嵌设置于该栅极沟槽；该源极电极通过该绝缘层内嵌设置于该源极沟槽；以及，该屏蔽电极内嵌于该绝缘层且分离地设置于该栅极电极与该源极电极的至少一个的底部。与现有技术相较，本技术的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管可降低因这些固有电容所造成切换损失或动态功率损失。附图说明图I为本技术实施例的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管的不意图；图2为本技术另一实施例的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管的不意图； 图3为本技术再一实施例的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管的示意图；以及图4为本技术又一实施例的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管的不意图。主要部件附图标记10晶体管12基板层14外延层142栅极沟槽144源极沟槽16基体接面162重掺杂区18源极接面182 侧边20绝缘层22栅极电极22’栅极电极的底部24源极电极24’源极电极的底部26屏蔽电极28栅极端30源极接点32漏极端34源极端具体实施方式为充分了解本新型的目的、特征及有益效果，这里借由下述具体的实施例，并结合附图，对本新型做详细说明，说明如下参照图I 4，为本新型实施例的屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管的结构示意图。在图I中，该屏蔽电极式沟槽功率金属氧化物半导体场效应晶体管10由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板层12、外延层14、基体接面16、源极接面18、绝缘层20、栅极电极22、源极电极24与屏蔽电极26。其中，该基板层12以N+型的基板层为例说明。该外延层14设置于该基板层12的一侧，且该外延层14具有栅极沟槽142与源极沟槽144。举例而言，该栅极沟槽142与该源极沟槽144的至少其中之一为浅沟槽形态，如图I与图2中该沟槽所示；而在另一实施例中，该栅极沟槽142与该源极沟槽144的至少其中之一为深沟槽形态，如图3与图4所示。值得注意的是，上述浅沟槽形态与该深沟槽形态以沟槽的底部与该基板层12之间所间隔的距离而进行定义。换言之，当沟槽的底部较为 远离该基板层12时，可将这种沟槽定义为浅沟槽；以及，当沟槽的底部较为接近(或邻近)该基板层12时，则可将这种沟槽定义为深沟槽。回到图1，该基体接面16设置于该外延层14的一侧，且该基体接面16在该源极沟槽144的两侧边形成有重掺杂区162。其中，该重掺杂区162与该源极接面18的至少一部分未受到该绝缘层20包覆，且该源极接面18设置于该基体接面16的一侧，且该源极接面18设置于该栅极沟槽142的两侧边；以及，该绝缘层20设置于该源极接面18的一侧，且该绝缘层20填入该栅极沟槽142与该源极沟槽144。举例而言，该重掺杂区162植入在该基体接面16与该外延层14之间，且该重掺杂区162仅部分受到该绝缘层20的包覆，而该源极接面18则在侧边182未受到该绝缘层20的包覆。该栅极电极22借由该绝缘层20内嵌设置于该栅极沟槽142。其中，该栅极电极22可通过该绝缘层20用以形成栅极端28 ;再者，该栅极电极22的底部22’更分离设置有该屏蔽电极26，用以使得内嵌该栅极电极22的该栅极沟槽142与该屏蔽电极26可通过该绝缘层20用以形成栅极端28。该源极电极24通过该绝缘层20内嵌设置于该源极沟槽144。其中，该源极电极24的底部24’可选择性地设置分离的该屏蔽电极26，例如图I与图3中，该源极沟槽144并无设置有该屏蔽电极26，而仅是设置该源极电极24 ;反之，在图2与图4中，该源极沟槽144的底部除了该源极电极24外还包含有该屏蔽电极26。另外，该屏蔽电极26邻近地设置于该栅极沟槽142与该源极沟槽144的底部。另夕卜，该栅极电极22与该屏蔽电极26用以形成栅极端28。此外，根据上述该源极沟槽144内是否含有该屏蔽电极26，其可借由该重掺杂区162、该源极接面18的至少一部分与该源极沟槽144形成源极接点区30，如图I与图3所示；或者可借由该重掺杂区162、该源极接面18的至少一部分、该屏蔽电极26与该源极沟槽144形成源极接点区30，如图2所示。此外，在另一实施例中，该源极接点区30可大于或等于该源极沟槽144。值得注意的是，上述所提及的该重掺杂区1本文档来自技高网...

【技术保护点】
一种屏蔽电极式沟槽功率MOSFET，其特征在于，由多个单位晶胞所组成，且这些单位晶胞的任意一个结构包含：基板层；外延层，设置于该基板层的一侧，该外延层具有栅极沟槽与源极沟槽，且该栅极沟槽与该源极沟槽的至少其中一个的底部接近该基板层；基体接面，设置于该外延层的一侧，且该基体接面在该源极沟槽的两侧边形成重掺杂区；源极接面，设置于该基体接面的一侧与该栅极沟槽的两侧边；绝缘层，设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽；栅极电极，通过该绝缘层内嵌设置于该栅极沟槽；源极电极，通过该绝缘层内嵌设置于该源极沟槽；以及屏蔽电极，内嵌于该绝缘层且分离地设置于该栅极电极与该源极电极的至少其中一个的底部。

【技术特征摘要】

【专利技术属性】
技术研发人员：穆罕默德·恩·达维希，曾军，苏世宗，
申请(专利权)人：马克斯半导体股份有限公司，
类型：实用新型
国别省市：