实现更小线宽的光刻工艺制造技术

本发明专利技术公开了一种实现更小线宽的光刻工艺，包括：提供衬底，并在衬底表面沉积氧化硅层和氮化硅层；在氮化硅层表面涂覆光刻胶；利用第一光刻机对所述氧化硅层表面进行曝光并形成曝光图形；刻蚀所述曝光图形，并去除光刻胶；利用第二光刻机的层间对准技术，并根据所需线宽设置套刻精度偏移量；根据该套刻精度偏移量在氧化硅层和氮化硅层表面涂覆光刻胶；对所述曝光图形进行第二次曝光，形成新的曝光图形；刻蚀新的曝光图形，并去除光刻胶；去除衬底上的氧化硅层和氮化硅层，形成多晶硅图形。本发明专利技术可以在不使用精度更高光刻机的前提下，可以得到更小线宽的图形，进而降低了生产成本。

【技术实现步骤摘要】
实现更小线宽的光刻工艺
本专利技术涉及集成电路制造领域，特别涉及一种实现更小线宽的光刻工艺。
技术介绍
集成电路技术的发展就是对物理极限的不断挑战，对于光刻工艺来说，光刻机的发展从G-line(G线光刻)，365nmI-line(I线光刻)，248nmDUV(深紫外光刻)，到193nmArF准分子光刻和浸式光刻，再到EUV(极紫外光刻)，引领线宽尺寸的不断缩小。随之而来的是光刻机成本的不断上涨，导致光刻研发成本成倍提高。对于如何延长光刻机的工艺寿命，使其能形成更小的线宽，是对光刻工艺的挑战。通常来说，深紫外光刻机的分辨率极限在0.11um。如果集成电路工艺所需特征尺寸在0.11um以下，对于光刻来说就会用到ArF(193nm)光刻机，这就意味着成本的大幅上升，对于如何延长光刻机的工艺寿命，使其能形成更小的线宽，是对光刻工艺的挑战。因此，如何在控制成本的前提下，得到更小的线宽图形，是本领域技术人员亟待解决的一个技术问题。
技术实现思路
本专利技术提供一种实现更小线宽的光刻工艺，以在控制成本的前提下得到更小的线宽图形。为解决上述技术问题，本专利技术提供一种实现更小线宽的光刻工艺，包括：提供衬底，并在衬底表面沉积氧化硅层和氮化硅层；在氮化硅层表面涂覆光刻胶；利用第一光刻机对所述氮化硅层表面进行曝光并形成曝光图形；刻蚀所述曝光图形，并去除光刻胶；利用第二光刻机的层间对准技术，并根据所需线宽设置套刻精度偏移量；根据该套刻精度偏移量在氧化硅层和氮化硅层表面涂覆光刻胶；对所述曝光图形进行第二次曝光，形成新的曝光图形；刻蚀新的曝光图形，并去除光刻胶；去除衬底上的氧化硅层和氮化硅层，形成多晶硅图形。作为优选，采用扩散工艺在衬底表面沉积氧化硅层和氮化硅层。作为优选，所述扩散工艺在氧化扩散炉中进行。作为优选，采用化学气相沉积法在衬底表面沉积氧化硅层和氮化硅层。作为优选，所述第一光刻机采用I线光刻机或者深亚微米光刻机，所述第二光刻机采用深亚微米光刻机。作为优选，所述深亚微米光刻机为深紫外光刻机。作为优选，采用湿法去胶机去除光刻胶。作为优选，采用等离子刻蚀机对曝光图形进行刻蚀。作为优选，所述套刻精度偏移量提前设定在所述第二光刻机中，该套刻精度偏移量与多晶硅图形的线宽相等。作为优选，所述氧化硅层和氮化硅层的厚度可根据工艺需求调节。与现有技术相比，本专利技术利用光刻机的层间对准技术和套刻精度偏移量，对晶圆进行二次曝光，进而可以在不使用更高精度光刻机的前提下，得到更小的线宽图形，进而可以降低生产成本。其次，本专利技术的光刻工艺适用于研发，教学等各个领域，并能有效节省更高精度光刻机的使用，降低成本。本专利技术适用于各种尺寸的光刻设备，如8英寸、12英寸、18英寸以及更加大尺寸的硅片制造设备。附图说明图1为本专利技术中晶圆涂覆光刻胶后的结构示意图；图2为本专利技术中晶圆第一次曝光刻蚀后的结构示意图；图3为本专利技术中晶圆第二次涂覆光刻胶后的结构示意图；图4为本专利技术中晶圆第二次曝光刻蚀后的结构示意图；图5为本专利技术中晶圆去除光刻胶后的结构示意图；图6为本专利技术中获得更小线宽图形后的晶圆结构示意图。图中所示：10-衬底、20-氧化硅层、30-氮化硅层、40-光刻胶。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。需说明的是，本专利技术附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术提供一种实现更小线宽的光刻工艺，包括：如图1所示，提供衬底10，并在衬底10表面沉积形成氧化硅层20和氮化硅层30；具体可以采用扩散工艺或者化学气相沉积的方式沉积所述氧化硅20和氮化硅层30。当然，扩散工艺需要在氧化扩散炉中进行。需要说明的是，氧化硅层20和氮化硅层30的厚度可以根据实际工艺需求进行调节，具体可以通过改变扩散工艺或者化学气相沉积的工艺参数来实现。继续参照图1，接着，在氮化硅层30表面涂覆光刻胶40；利用第一光刻机对所述氮化硅层30表面进行第一次曝光并形成曝光图形；如图2所示，等离子刻蚀机刻蚀所述曝光图形，去除部分氮化硅层30，接着，采用湿法去胶机去除氮化硅层30表面多余的光刻胶40；请参照图3，接着，利用第二光刻机的层间对准技术，并根据所需线宽设置套刻精度偏移量，并根据该套刻精度偏移量在氧化硅层20和氮化硅层30表面涂覆光刻胶40；具体地，所述套刻精度偏移量即为最终形成的多晶硅图形的线宽宽度，而且该套刻精度偏移量可以提前设定在所述第二光刻机中，当工艺需求有变时，也可以对第二光刻机中的套刻精度偏移量进行修改。接着，如图4所示，第二光刻机对所述曝光图形进行第二次曝光，形成新的曝光图形。如图5所示，等离子体刻蚀机刻蚀新的曝光图形，湿法去胶机去除多余的光刻胶；接着，如图6所示，去除衬底10上的氧化硅层20和氮化硅层30，形成最终的多晶硅图形，该多晶硅图形的线宽宽度等于第二光刻机中设定的套刻精度偏移量。由上述步骤可知，本专利技术的光刻工艺中，第二次曝光的图形相对于第一次曝光有一定的偏移量，而所述套刻精度偏移量会是后续图形的线宽宽度，也即是说，本专利技术通过对晶圆进行两次曝光，使得最终形成的曝光图形的线宽宽度不受光刻机的分辨率极限限制，即可以利用较大分辨率的光刻机获得更小的线宽图形，降低了生产成本同时延长了光刻机的工艺寿命。实施例1本实施例中的第一、第二光刻机均采用I线光刻机，其分辨率极限为365nm，通过采用本专利技术的上述光刻工艺，可以获得线宽宽度小于35μm的图形，其具体步骤包括：参照图1至图6，提供晶圆，该晶圆由下向上依次为衬底10、氧化硅层20和氮化硅层30；在晶圆表面涂布光刻胶40，利用I线光刻机对上述晶圆进行第一次曝光，形成相应的曝光图形；根据所述曝光图形对上述晶圆进行刻蚀，去除上述晶圆上表面的部分氮化硅；之后进行湿法去胶工艺将剩余的光刻胶40去除；再次对晶圆表面涂布光刻胶40并进行第二次光刻机曝光，需要说明的是，此时进行曝光，利用I线光刻机预设的套刻精度偏移量，使得第二次曝光的图形相对第一次曝光有一定的偏移量，本实施例中的套刻精度偏移量根据需求预设为0.16μm，而该预设的套刻精度的偏移量就是最终形成图形的线宽宽度。对上述晶圆进行第二次刻蚀，去除衬底10表面的氧化硅层20和氮化硅层30，进而可以得到0.35μm以下(本实施例为0.16μm)的多晶硅图形。实施例2本实施例中的第一、第二光刻机均采用深亚微米光刻机，具体深紫外光刻光刻机，通过采用本专利技术的上述光刻工艺，可以获得线宽宽度小于0.11μm的图形，其具体步骤包括：仍然参照图1至图6，首先，在衬底10表面沉积氧化硅层20和氮化硅层30，其中，氧化硅层20和氮化硅层30的厚度根据工艺需要进行调节；通过深紫外光刻机第一次曝光形成0.18μm线宽的曝光图形；接着，用等离子刻蚀工艺对0.18μm线宽的曝光图形进行刻蚀，并去除光刻胶40的残余；接着，利用深紫外光刻机的层间对准技术，提前设置套刻精度偏移量为0.09μm，并进行第二次曝光，形成新的0.18μm线宽的曝光图形。再次使用等离子刻蚀机将新的0.18μm线宽的曝光图形进行刻蚀；对剩余光刻胶40进行去胶；将氧化硅层20和氮化硅层30去除，形成小于0.11μm以下(本实施例为0.09μm)的本文档来自技高网...

【技术保护点】
一种实现更小线宽的光刻工艺，其特征在于，包括：提供衬底，并在衬底表面沉积氧化硅层和氮化硅层；在氮化硅层表面涂覆光刻胶；利用第一光刻机对所述氮化硅层表面进行曝光并形成曝光图形；刻蚀所述曝光图形，并去除光刻胶；利用第二光刻机的层间对准技术，并根据所需线宽设置套刻精度偏移量；根据该套刻精度偏移量在氧化硅层和氮化硅层表面涂覆光刻胶；对所述曝光图形进行第二次曝光，形成新的曝光图形；刻蚀新的曝光图形，并去除光刻胶；去除衬底上的氧化硅层和氮化硅层，形成多晶硅图形。

【技术特征摘要】
1.一种实现更小线宽的光刻工艺，其特征在于，包括：提供衬底，并在衬底表面沉积氧化硅层和氮化硅层；在氮化硅层表面涂覆光刻胶；利用第一光刻机对所述氮化硅层表面进行曝光并形成曝光图形；刻蚀所述曝光图形，并去除光刻胶；利用第二光刻机的层间对准技术，并根据所需线宽设置套刻精度偏移量；根据该套刻精度偏移量在氧化硅层和氮化硅层表面涂覆光刻胶；对所述曝光图形进行第二次曝光，形成新的曝光图形；刻蚀新的曝光图形，并去除光刻胶；去除衬底上的氧化硅层和氮化硅层，形成多晶硅图形。2.如权利要求1所述的实现更小线宽的光刻工艺，其特征在于，采用扩散工艺在衬底表面沉积氧化硅层和氮化硅层。3.如权利要求2所述的实现更小线宽的光刻工艺，其特征在于，所述扩散工艺在氧化扩散炉中进行。4.如权利要求1所述的实现更小线宽的光刻工艺，其特征在于，采用化学...

【专利技术属性】
技术研发人员：张煜，郑海昌，朱骏，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31