降低碳辅助注入工艺流程中多晶硅栅耗尽的方法技术

本发明专利技术提供一种降低碳辅助注入工艺流程中多晶硅栅耗尽的方法，用于制备PMOS，先提供半导体衬底，所述半导体衬底上形成有栅极，所述栅极一侧的半导体衬底为源极区，另一侧的半导体衬底为漏极区，其特征在于，还包括：步骤1，制作栅极侧墙，并进行P型重掺杂硼注入后进行热退火；步骤2，移除侧墙并进行轻掺杂漏极注入，并采用碳辅助注入工艺；步骤3，沉积硅化物掩模以制作新的侧墙；步骤4，形成自对准硅化物。本发明专利技术通过整碳辅助注入工艺流程中的P型重掺杂硼注入步骤和轻掺杂漏极注入步骤，避免了无法较好的扩散的问题，降低了多晶硅栅耗尽。

【技术实现步骤摘要】

本专利技术涉及制备PMOS器件碳辅助注入エ艺，具体地，涉及降低碳辅助注入エ艺流程中多晶硅栅耗尽的方法。
技术介绍
在半导体器件的制备エ艺过程中，芯片是批量进行处理的，在同一晶圆上形成大量复杂器件。随着超大規模集成电路的迅速发展，在芯片的集成度越来越高的同时，芯片尺寸也愈来愈小。当MOS管沟道缩短到一定程度,就会出现短沟道效应(Short Channel Effects)。沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重増大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压(Vt)减小，同时截止电流(Ioff)上升。短沟道效应使得器件的阈值电压对沟道的长度变化非常敏感，使得半导体器件エ艺上的控制难度加大。在65纳米エ艺技术代以下的エ艺技术代中，超浅结(Ultra shallow junction)エ艺被用来降低CMOS器件的短沟道效应，对于PMOS器件，由于轻掺杂漏极エ艺(LightlyDoped Drain, LDD)中采用的是低能量硼离子注入エ艺，为了降低硼原子在硅衬底中的扩散，实现超浅结，可以在LDD注入的时候,采用碳辅助注入(Carbon co-implantation)エ艺，由于碳原子可以降低硼原子在硅衬底中的扩散，所以碳辅助注入エ艺有利于形成超浅结。但是，由于在进行LDD注入的时候，多晶硅栅同样会进行碳辅助注入，在之后进行的P型重掺杂硼注入(P Plus Implantation)以及热退火エ艺中，LDDエ艺中注入的碳原子，同样会降低P型重掺杂注入的硼原子在多晶硅栅中的扩散能力，导致多晶硅栅中的硼原子扩散不充分，其结果使得在多晶硅栅中与栅氧界面附近的载流子浓度降低，当多晶硅栅极上加上偏压的情况下，多晶硅栅与栅氧界面更容易出现载流子耗尽而使得等效氧化层厚度变厚的情况，即多晶硅栅耗尽(Poly Depletion)问题加重。參考图I至图3所示的现有技术中的碳辅助注入エ艺制备PMOS器件的流程。エ艺从多晶硅栅刻蚀之后的LDD注入开始，如图I所示，在LDD注入以及退火エ艺中，除了进行硼离子注入外，同时采用碳辅助注入。注入后的碳可以抑制硼原子在衬底硅中的扩散。 接着是侧墙(Spacer)的形成，P型重掺杂硼注入以及热退火エ艺，如图2所示，由于多晶硅栅中存在之前LDD注入时的碳原子，P型重參杂硼原子在多晶硅栅中的扩散也被抑制，多晶硅栅的电阻増大。然后，是自对准硅化物的形成，最終的PMOS截面如图3所示。由于重掺杂硼原子未充分扩散，在多晶硅栅与栅氧界面附近的载流子浓度降低，多晶硅栅耗尽效应被加重。因此，提供一种能够有效解决碳辅助注入エ艺流程中多晶硅栅耗尽的问题的方法就显得尤为重要了。
技术实现思路
本专利技术的目的是避免由于碳辅助注入エ艺流程而导致多晶硅栅中的硼原子扩散不充分的不足，降低碳辅助注入エ艺流程中多晶硅栅耗尽。本专利技术提供一种降低碳辅助注入エ艺制备PMOS器件的流程中多晶硅栅耗尽的方法，用于制备PM0S，先提供半导体衬底，所述半导体衬底上形成有栅极，所述栅极ー侧的半导体衬底为源极区，另ー侧的半导体衬底为漏极区，其中，还包括 步骤1，制作栅极侧墙，并进行P型重掺杂硼注入后进行热退火； 步骤2，移除侧墙并进行轻掺杂漏极注入，并采用碳辅助注入エ艺； 步骤3，沉积硅化物掩模以制作新的侧墙； 步骤4，形成自对准硅化物。 上述的方法，其中，所述步骤3中，采用干法刻蚀形成侧墙。上述的方法，其中，所述步骤4中形成的硅化物覆盖所述源极区、漏极区以及栅极的上表面。上述的方法，其中，所述步骤2中，还包括形成超浅结的步骤。本专利技术通过调整碳辅助注入エ艺流程中的P型重掺杂硼注入步骤和轻掺杂漏极注入步骤，避免了无法较好的扩散的问题，降低了多晶硅栅耗尽。附图说明通过阅读參照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主在附图中，为清楚明了，放大了部分部件，对于相同部件，仅标示其中部分，本领域技术人员可以结合具体实施方式部分理解。图I至图3示出了现有技术的，碳辅助注入エ艺流程各个步骤的示意图；以及 图4至图7示出了根据本专利技术的，一种降低碳辅助注入エ艺流程中多晶硅栅耗尽的方法的各个步骤的示意图。具体实施例方式以下结合附图及具体实施方式对本专利技术进行进一歩详细说明。此处所描述的具体实施方式仅用于解释本专利技术，并不用干限定本专利技术的保护范围。參考图4至图7所示出的一种降低碳辅助注入エ艺流程中多晶硅栅耗尽的方法流程，本专利技术用于降低碳辅助注入エ艺制备PMOS器件的流程中多晶硅栅耗尽的问题，先提供半导体衬底100，所述半导体衬底100上形成有栅极101，所述栅极101 —侧的半导体衬底100为源极区102，另ー侧的半导体衬底100为漏极区103，其中，还包括步骤1，制作栅极侧墙201，并进行P型重掺杂硼注入后进行热退火；步骤2，移除侧墙201并进行轻掺杂漏极注入，并采用碳辅助注入エ艺；步骤3，沉积硅化物301掩模以制作新的侧墙202 ;步骤4，形成自对准硅化物301。在步骤I中，对比图4和图2，由于没有碳原子存在，多晶硅栅中的硼原子得以充分扩散。在步骤2中，參考图5，由于碳原子的存在，抑制了轻掺杂漏极注入的硼原子的扩散，形成了超浅结400。但多晶硅栅中的重掺杂硼原子，由于在之前的退火エ艺中已经充分扩散，所以不会受辅助注入碳的影响。因此，多晶硅栅与栅氧界面附近的载流子浓度增加，多晶硅栅耗尽效应减弱。在ー个具体实施例中，所述步骤3中，采用干法刻蚀形成侧墙202。參考图7，所述步骤4中形成的硅化物301覆盖所述源极区102、漏极区103以及栅极101的上表面。本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本专利技术的实质内容，在此不予赘述。以上对本专利技术的较佳实施例进行了描述。需要理解的是，本专利技术并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本专利技术技术方案范围情况下，都可利用上述掲示的方法和
技术实现思路
对本专利技术技术方案作出许多可能的变动和修饰，或修改为等同变化的等 效实施例，这并不影响本专利技术的实质内容。因此，凡是未脱离本专利技术技术方案的内容，依据本专利技术的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本专利技术技术方案保护的范围内。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低碳辅助注入エ艺流程中多晶硅栅耗尽的方法，用于制备PMOS，先提供半导体衬底，所述半导体衬底上形成有栅极，所述栅极一侧的半导体衬底为源极区，另ー侧的半导体衬底为漏极区，其特征在于，还包括 步骤1，制作栅极侧墙，并进行P型重掺杂硼注入后进行热退火； 步骤2，移除侧墙并进行轻掺杂漏极注入，并采用碳辅助注入エ艺； 步...

【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：