制造一种凹入式沟道存取晶体管器件的方法技术

本发明专利技术公开了一种制作凹入式沟道存取晶体管器件的方法。首先，提供一半导体衬底，其上具有一凹槽蚀入其主表面中。之后形成一栅极介电层在所述凹槽的内表面。再于之后形成一凹入式栅极在所述凹槽之中与之上。所述凹入式栅极包含一嵌入所述凹槽中与所述主表面下的凹入式栅部以一位在所述主表面上方的上栅部。所述凹入式栅极的一裸露侧壁会受到等向性蚀刻，因而形成一宽度小于所述凹入式栅部的经修整颈部。之后所述经修整颈部的一裸露侧壁会被氧化。

【技术实现步骤摘要】

本专利技术关于一种半导体器件及其制造方法，特别是关于一种制作凹入式沟道存取晶体管(recessed channel access transistor, RCAT)器件的方法，其所制作出来的沟道存取晶体管的栅极致漏极漏电流(gate induced drain leakage, GIDL)较小。
技术介绍
随着半导体器件尺寸的减缩，栅沟道长度亦随之缩短，其结果可能会引发短沟道效应。公知解决短沟道效应的方法包含减少栅氧化层的厚度或增加掺杂子的浓度。然而，这类方法可能会造成器件可靠度的劣化并降低数据传输的速度。 近几年，业界中已发展出凹入式沟道存取晶体管器件(或简称为RCAT器件)，其可透过在物理层面上增加栅沟道长度而不增加栅极的横向面积的方式来抑制短沟道效应。相较于那些栅极形成在衬底平面上的平面栅极式晶体管而言，RCAT晶体管器件具有一形成在侧壁上的栅氧化层以及一蚀入基底中的凹槽底面，所述凹槽中会填入导电物质。因而可以提高式栅极的整合度。然而在一般的RCAT器件中，当漏极电压(Vd)施加在一与NMOS晶体管电性连接的电容上时，其可能会发生栅极致漏极漏电(GIDL)的问题。多晶硅栅极的本文档来自技高网...

【技术保护点】
一种制作凹入式沟道存取晶体管器件的方法，其特征在于，包含：提供一半导体基材，其主表面上具有一凹槽；于所述凹槽内形成一栅极介电层；于凹槽内形成一凹入式栅极，其中所述凹入式栅极包含一凹入式栅部，嵌入在所述凹槽内且位于所述主表面下，以及一上栅部，位于所述主表面上；等向性蚀刻所述凹入式栅极的裸露侧壁，俾形成一经修整的颈部，其宽度小于所述凹入式栅极的宽度；以及氧化所述经修整的颈部的裸露侧壁。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖伟明，张明成，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：