半导体结构制造技术

本发明专利技术公开了一种半导体结构，包括：半导体基底，所述半导体基底表面具有金属层；在所述半导体基底上具有覆盖所述金属层的介质层，在所述介质层中具有暴露所述金属层的接触孔，所述接触孔内填充有导电介质；所述接触孔的侧壁上距离所述金属层一定距离处具有凸起。本发明专利技术减少了半导体结构发生断路的可能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种半导体结构。
技术介绍
随着集成电路的向超大规模集成电路发展，集成电路内部的电路密度越来越大， 所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通是通过接触孔结构实现的，接触孔结构的形成包括在金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口，在开口内填入导电材料。在申请号为 200610030809. 4的中国专利文件中能够发现更多的关于现有的接触孔的形成方案。图1为一种传统的接触孔结构形成方法的流程图，图2为图1所示的传统的接触孔结构形成方法的示意图。参考图1和图2，现有的接触孔结构形成工艺具体包括如下步骤步骤SlOl，提供半导体基底10 ；步骤S102，在所述半导体基底10上形成金属层20 ；步骤S103，在所述半导体基底上形成覆盖金属层20的介质层30 ；步骤S104，刻蚀所述介质层30，直至形成暴露金属层20的接触孔40 ；步骤S105，用导电物质填充接触孔40。利用上述传统技术形成的接触孔结构，容易受到外力的作用而使得接触孔内的导电介质发生移动，使得接触孔40内的导电物质脱离其下方的金属层20，从而接触孔结构发生断路。
技术实现思路
本专利技术解决的技术问题是减少接触孔结构发生断路的可能。为解决上述问题，本专利技术提供了一种半导体结构，包括半导体基底，所述半导体基底表面具有金属层；在所述半导体基底上具有覆盖所述金属层的介质层；在所述介质层中具有暴露所述金属层的接触孔，所述接触孔内填充有导电介质；所述接触孔的侧壁上距离所述金属层一定距离处具有凸起。优选的，所述介质层至少包括第一介质层和第二介质层，所述第一介质层位于所述第二介质层和所述半导体基底之间。优选的，所述凸起位于接触孔侧壁的所述第二介质层位置。优选的，所述介质层还包括第三介质层，所述第一介质层、第二介质层和第三介质层依次层叠排列。优选的，所述凸起位于接触孔侧壁的所述第二介质层位置或第三介质层位置。优选的，所述第三介质层和第一介质层为同种材料。优选的，所述第一介质层的材料为二氧化硅；所述第二介质层的材料为掺杂硼磷的二氧化硅、掺杂硼的二氧化硅、掺杂磷的二氧化硅或其任意组合。优选的，所述导电介质的材料选自铝、银、铬、钼、镍、钯、钼、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、钼、钛、钽或者铜的合金。半导体结构与现有技术相比，本专利技术主要具有以下优点本专利技术利用在所述接触孔的侧壁上距离所述金属层一定距离处形成凸起，这样在接触孔中填满导电介质之后，当受到外力的作用，例如沿垂直半导体基底向上的外力，则接触孔内的导电介质受到所述凸起的阻碍不容易被提起，从而使得接触孔结构不容易发生断路。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为一种传统的接触孔结构形成方法的流程图；图2为图1所示的传统的接触孔结构形成方法的示意图；图3为本专利技术的半导体结构的示意图。具体实施例方式由
技术介绍
可知，利用传统技术形成的半导体结构，容易受到外力的作用而发生移动，使得接触孔内的导电介质脱离其下方的金属层，从而接触孔结构发生断路。本专利技术的专利技术人经过大量的实验认为在接触孔内设置阻挡接触孔内的导电介质滑动的障碍，可以减小接触孔内的导电介质发生移动的可能，从而也就减小了造成接触孔结构断路的可能。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。本专利技术利用示意图进行详细描述，在详述本专利技术实施例时， 为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图3为为本专利技术的半导体结构的示意图。下面结合图3对本专利技术的半导体结构进行说明。如图3所示，本专利技术的半导体结构包括半导体基底100，所述半导体基底100表面具有金属层140，在所述半导体基底140上具有覆盖所述金属层140的介质层150，在所述介质层150中具有暴露所述金属层140的接触孔160 ；所述接触孔160内填充有导电介质180 ；所述接触孔160的侧壁上距离所述金属层140 —定距离处具有凸起170。其中所述介质层150可以为单层结构或者多层叠层结构，例如2层、3层或者4层、 5层等。其中所述凸起170可以为在接触孔160的刻蚀步骤中形成，也可以利用后续工艺形成。所述凸起170距离金属层140的高度可以为任意高度，因为填充在接触孔160中的导电介质180为一整体，因此该凸起170位于接触孔160的侧壁上，可以起到固定导电介质180，防止其从接触孔160中脱出的作用，因此该凸起170距离金属层140的距离越远，则效果越好。下面结合一具体实现进行说明，具体的，如图3所示，所述半导体基底100可以是单晶硅、多晶硅或非晶硅；所述半导体基底100也可以是硅、锗、砷化镓或硅锗化合物；该半导体基底100还可以具有外延层或绝缘层上硅结构；所述的半导体基底100还可以是其它半导体材料，这里不再一一列举。在本实施例中，所述半导体基底100中具有MOS器件，其中在源极区或者漏极区上具有金属插塞120，在MOS器件的其余位置上具有绝缘介质130，在绝缘介质上层具有金属层140，所述金属层140和所述金属插塞120相连。在半导体基底100上具有覆盖所述金属层140的介质层150。所述介质层150在本实施例中优选的为3层的叠层结构，形成介质层150的步骤包括首先，在金属层140上形成第一介质层150a，所述第一介质层150a的材料可以为未掺杂的Si02。所述形成第一介质层150a的工艺可以为任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积 (PECVD)等。优选的，采用化学气相淀积，所述形成第一介质层150a的具体参考可以为反应温度为550摄氏度至700摄氏度，腔室压力为0. 1托至4托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，O2的流量为14sccm, TEOS (Si (OC2H5)4)流量为200sccm，直至形成10 埃至300埃的第一介质层150a。接着，在第一介质层150a表面形成第二介质层150b，所述第二介质层150b的材料通常选自掺杂的SiO2，例如BPSG(Borophosphosilicate glass，掺杂硼磷的二氧化硅)、 BSG(borosilicate glass，掺杂硼的二氧化硅)、PSG(Phosphosilitcate Glass，掺杂磷的二氧化硅)等。所述形成第二介质层150b的工艺可以为任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积 (PECVD)等。优选的，采用化学气相淀积。所述形成第二介质层15本文档来自技高网...

【技术保护点】
１．一种半导体结构，包括：半导体基底，所述半导体基底表面具有金属层；在所述半导体基底上具有覆盖所述金属层的介质层；在所述介质层中具有暴露所述金属层的接触孔，所述接触孔内填充有导电介质；其特征在于，所述接触孔的侧壁上距离所述金属层一定距离处具有凸起。

【技术特征摘要】

【专利技术属性】
技术研发人员：许丹，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31