半导体结构制造技术

一种半导体结构，用以释放一静电放电电流，并包括一衬底、一第一掩埋层、一第二掩埋层、一第一阱、一第二阱、一第一掺杂区、一沟渠式栅极以及一第二掺杂区。第一及第二掩埋层形成在衬底之上。第一阱形成在第一掩埋层之上。第二阱形成在第二掩埋层之上，重叠部分第二掩埋层。第一掺杂区形成在第一阱之中。沟渠式栅极延伸进入第二阱以及第一掩埋层。第二掺杂区形成在第二阱之中，并接触沟渠式栅极。

【技术实现步骤摘要】

本专利技术是有关于一种半导体结构，特别是有关于一种用以释放静电放电(ESD)电流的半导体结构。
技术介绍
集成电路的ESD事件，指的是具有高电压的静电电荷，透过集成电路芯片的释放过程。释放静电电荷的瞬间能量相当的可观，如果没有善加处理，往往会造成集成电路的烧毁。
技术实现思路
本专利技术提供一种半导体结构，用以释放一静电放电电流，并包括一衬底、一第一掩埋层、一第二掩埋层、一第一阱、一第二阱、一第一掺杂区、一沟渠式栅极以及一第二掺杂区。衬底具有一第一导电型态。第一掩埋层形成在衬底之上，并具有一第二导电型态。第二掩埋层形成在衬底之上，并具有第三导电型态。第一阱形成在第一掩埋层之上，并具有第二导电型态。第二阱形成在第二掩埋层之上，重叠部分第一掩埋层，并具有第三导电型态。第一掺杂区形成在第一阱之中，并具有第三导电型态。沟渠式栅极延伸进入第二阱以及第一掩埋层。第二掺杂区形成在第二阱之中，接触沟渠式栅极，并具有第二导电型态。本专利技术提供一种半导体结构，其中所述第一导电型态为P型，所述第二导电型态为N型，所述第三导电型态为P型。本专利技术提供一种半导体结构，其中所述第一导电型态为N型，所述第二导电本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，所述半导体结构用以释放一静电放电电流，并包括：一衬底，具有一第一导电型态；一第一掩埋层，形成在所述衬底之上，并具有一第二导电型态；一第二掩埋层，形成在所述衬底之上，并具有一第三导电型态；一第一阱，形成在所述第一掩埋层之上，并具有所述第二导电型态；一第二阱，形成在所述第二掩埋层之上，重叠部分所述第一掩埋层，并具有所述第三导电型态；一第一掺杂区，形成在所述第一阱之中，并具有所述第三导电型态；一沟渠式栅极，延伸进入所述第二阱以及所述第一掩埋层；以及一第二掺杂区，形成在所述第二阱之中，接触所述沟渠式栅极，并具有所述第二导电型态。

【技术特征摘要】
2015.07.22 TW 1041236481.一种半导体结构，其特征在于，所述半导体结构用以释放一静电放电电流，并包括：一衬底，具有一第一导电型态；一第一掩埋层，形成在所述衬底之上，并具有一第二导电型态；一第二掩埋层，形成在所述衬底之上，并具有一第三导电型态；一第一阱，形成在所述第一掩埋层之上，并具有所述第二导电型态；一第二阱，形成在所述第二掩埋层之上，重叠部分所述第一掩埋层，并具有所述第三导电型态；一第一掺杂区，形成在所述第一阱之中，并具有所述第三导电型态；一沟渠式栅极，延伸进入所述第二阱以及所述第一掩埋层；以及一第二掺杂区，形成在所述第二阱之中，接触所述沟渠式栅极，并具有所述第二导电型态。2.根据权利要求1所述的半导体结构，其特征在于，所述第一导电型态为P型，所述第二导电型态为N型，所述第三导电型态为P型。3.根据权利要求1所述的半导体结构，其特征在于，所述第一导电型态为N型，所述第二导电型态为N型，所述第三导电型态为P型。4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电型态为N型，所述第...

【专利技术属性】
技术研发人员：陈柏安，陈鲁夫，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾;71