半导体结构制造技术

本发明专利技术公开了一种半导体结构，其包括一掺杂基底、一栅结构、一源极、一漏极与一场掺杂区。源极与漏极分别位于栅结构的相对侧的掺杂基底中。场掺杂区具有相反于源极与漏极的导电型。场掺杂区从源极延伸超过栅结构的一第一栅侧壁，而未到达栅结构相对于第一栅侧壁的一第二栅侧壁。

【技术实现步骤摘要】
半导体结构
本专利技术是有关于一种半导体结构，且特别是有关于一种金属氧化物半导体(MOS)结构。
技术介绍
在近几十年间，半导体业界持续缩小半导体结构的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。举例来说，为了提高半导体结构例如金属氧化物半导体(MOS)等的崩溃电压(breakdownvoltage，BVD)，许多方法被提出。然而，一般降低BVD的方法会同时提高半导体结构的开启电阻(Ron)。也就是说，半导体结构无法得到良好权衡的Ron与BVD，以得到期望较小的灵敏值(figureofmerit，FOM＝Ron/BVD)。
技术实现思路
根据一实施例，公开一种半导体结构，其包括一掺杂基底、一栅结构、一源极、一漏极与一场掺杂区。源极与漏极分别位于栅结构的相对侧的掺杂基底中。场掺杂区具有相反于源极与漏极的导电型。场掺杂区从源极延伸超过栅结构的一第一栅侧壁，而未到达栅结构相对于第一栅侧壁的一第二栅侧壁。根据另一实施例，公开一种半导体结构，其包括一掺杂基底、一栅结构、一源极、一漏极与一场掺杂区。源极与漏极分别位于栅结构的相对侧的掺杂基底中。场掺杂区的导电型相反于源极与漏极。场掺杂区邻接在栅结构下方，并具有一场侧壁位于栅结构的相对的第一与第二栅侧壁之间。根据又另一实施例，公开一种半导体结构，其包括一掺杂基底、一栅结构、一源极、一漏极与一场掺杂区。栅结构具有一栅长度。源极与漏极分别位于栅结构的相对第一栅侧壁与第二栅侧壁侧的掺杂基底中。场掺杂区通过掺杂基底分开自漏极，并具有面向漏极的一场侧壁。第二栅侧壁与场侧壁之间相隔一间距长度。间距长度对栅长度的比值为0.1～0.5。附图说明图1A绘示根据一实施例中半导体结构的剖面图。图1B绘示根据一实施例中半导体结构的剖面图。图2绘示根据一实施例中半导体结构的布局设计。图3A绘示一比较例中半导体结构的剖面图。图3B绘示一比较例中半导体结构的剖面图。图3C绘示一比较例中半导体结构的布局设计。图4为实施例与比较例的半导体结构的电性曲线。图5为实施例与比较例的半导体结构的电性曲线。图6为实施例与比较例的半导体结构的电性曲线。图7A至图15B绘示根据一实施例的半导体结构的制造流程。图16A绘示根据一实施例中半导体结构的剖面图。图16B绘示根据一实施例中半导体结构的布局设计。图17A绘示根据一实施例中半导体结构的剖面图。图17B绘示根据一实施例中半导体结构的布局设计。【符号说明】102～掺杂基底104～栅结构106、206～源极108、208～漏极110、210～场掺杂区112～栅电极层114～间隙壁116～第一栅侧壁118～第二栅侧壁120、122、124、164、220、222～第一掺杂部分126、128、226、228～第二掺杂部分130～场侧壁132～隔离结构134～掺杂场136～浅场区138～深场区140～阱区142～半导体基底144～掺杂布局146、148～接触结构150～掩模层152～氧化物层154～氮化物层156、160、166～光刻胶层158、162、168～开口L1～基底长度L2～栅长度L3～长度S～间距长度AA、BB、CC、DD～线具体实施方式请参照图1A与图1B，其分别绘示一实施例中半导体结构沿图2的布局图中的AA线与BB线的剖面图。半导体结构包括掺杂基底102、栅结构104、源极106、漏极108、与场掺杂区110。一实施例中，半导体结构为NMOS结构，其中掺杂基底102与场掺杂区110具有第一导电型例如P导电型，源极106与漏极108具有相反于第一导电型的第二导电型例如N导电型。请参照图1A，配置在掺杂基底102上的栅结构104可包括栅介电层，与栅介电层上的栅电极层112。栅介电层可包括氧化物或氮化物，例如氧化硅、氮化硅、或氮氧化硅，或其他合适的介电材料。栅电极层112可包括单晶硅、多晶硅、金属、金属硅化物等合适的导电材料。间隙壁114可配置邻接在栅电极层112的第一栅侧壁116与第二栅侧壁118上。间隙壁114可包括氧化物或氮化物，例如氧化硅、氮化硅、或氮氧化硅，或其他合适的介电材料。源极106与漏极108分别位于栅结构104的相对侧的掺杂基底102中。实施例中，源极106与漏极108对于栅结构104具有非对称的分布。举例来说，源极106与漏极108各包括导电型皆为N型且相邻近的第一掺杂部分120、122、124与第二掺杂部分126、128。第一掺杂部分120、122、124的掺杂浓度(N-)小于第二掺杂部分126、128的掺杂浓度(N+)。漏极108的第一掺杂部分122、124延伸超过第二掺杂部分128的相对侧壁，其中如图1A所示，延伸超过第二掺杂部分128较靠近栅结构104的侧壁的第一掺杂部分122是位于间隙壁114的下方，而第一掺杂部分124也延伸超过第二掺杂部分128较远离栅结构104的侧壁。一实施例中，源极106的第一掺杂部分120仅延伸超过第二掺杂部分126的相对侧壁中较靠近栅结构104的一个而位于间隙壁114的下方。另一实施例中，源极106的第一掺杂部分(包括第一掺杂部分120)延伸超过第二掺杂部分126的相对侧壁，其中源极106的第一掺杂部分(未绘示)超出第二掺杂部分126较远离栅结构104的侧壁的程度会小于漏极108的第一掺杂部分124超出第二掺杂部分128较远离栅结构104的侧壁的程度。场掺杂区110具有与掺杂基底102相同的P导电型，且掺杂浓度大于掺杂基底102。场掺杂区110介于源极106的第一掺杂部分120与漏极108的第一掺杂部分122之间。场掺杂区110可邻接在栅结构104的栅介电层下方。场掺杂区110位于邻近栅结构104的第一栅侧壁116的掺杂基底102中，而未配置在邻近栅结构104的第二栅侧壁118的掺杂基底102中。举例来说，场掺杂区110从源极106延伸超过栅结构104的第一栅侧壁116，而未到达第二栅侧壁118。场掺杂区110具有一场侧壁130介于栅结构104的第一栅侧壁116与第二栅侧壁118之间。场掺杂区110与漏极108之间的掺杂基底102具有基底长度L1。栅结构104的第一栅侧壁116与第二栅侧壁118之间的距离定义为栅长度L2。邻近漏极108的第二栅侧壁118与场侧壁130之间相隔间距长度S。一实施例中，基底长度L1与间距长度S分别为0.1μm～1μm，例如为0.3μm。间距长度S对栅长度L2的比值(S/L2)可为0.1～0.5。半导体结构可包括用以定义出主动区的隔离结构132。漏极108的第一掺杂部分124位于隔离结构132与第二掺杂部分128之间的掺杂基底102中。第一掺杂部分124其长度L3可为0.1μm～1μm，例如0.3μm。隔离结构132并不限于场氧化物，也可使用浅沟道隔离结构，或使用其他合适的绝缘材料，例如氮化物等。半导体结构可包括掺杂场134。掺杂场134可包括皆为P导电型的浅场区136与深场区138，位于隔离结构132下方的掺杂基底102中。漏极108的第一掺杂部分124与掺杂场134通过掺杂基底102彼此分开。分开第一掺杂部分124与掺杂场134的掺杂基底102具有基底长度L1。第一掺杂部分124与掺杂场134之间的间距(即为基底长度L1)大于源极106与掺杂场134之间的本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一掺杂基底；一栅结构；一源极与一漏极，分别位于该栅结构的相对侧的该掺杂基底中；以及一场掺杂区，具有相反于该源极与该漏极的导电型，并从该源极延伸超过该栅结构的一第一栅侧壁，而未到达该栅结构相对于该第一栅侧壁的一第二栅侧壁。

【技术特征摘要】
1.一种半导体结构，包括：一掺杂基底；一栅结构；一源极与一漏极，分别位于该栅结构的相对侧的该掺杂基底中；一场掺杂区，具有相反于该源极与该漏极的导电型，并从该源极延伸超过该栅结构的一第一栅侧壁，而未到达该栅结构相对于该第一栅侧壁的一第二栅侧壁；以及一隔离结构，其中该源极与该漏极各包括导电型相同且相邻近的一第一掺杂部分与一第二掺杂部分，该第一掺杂部分的掺杂浓度小于该第二掺杂部分，该漏极的该第一掺杂部分位于该隔离结构与该第二掺杂部分之间的该掺杂基底中；该漏极位于该隔离结构与该第二掺杂部分之间的该第一掺杂部分其长度为0.1μm～1μm；该源极的该第一掺杂部分仅延伸超过该第二掺杂部分的相对侧壁中的其中一个。2.一种半导体结构，包括：一掺杂基底；一栅结构；一源极与一漏极，分别位于该栅结构的相对侧的该掺杂基底中；一场掺杂区，其导电型相反于该源极与该漏极，该场掺杂区邻接在该栅结构下方，并具有一场侧壁位于该栅结构的相对的第一与第二栅侧壁之间，且该场掺杂区从该源极延伸超过该栅结构的该第一栅侧壁，而未到达该栅结构相对于该第一栅侧壁的该第二栅侧壁；以及一隔离结构，其中该源极与该漏极各包括导电型相同且相邻近的一第一掺杂部分与一第二掺杂部分，该第一掺杂部分的掺杂浓度小于该第二掺杂部分，该漏极的该第一掺杂部分位于该隔离结构与该第二掺杂部分之间的该掺杂基底中；该漏极位于该隔离结构与该第二掺杂部分之间的该第一掺杂部分其长度为0.1μm～1μm；该源极的该第一掺杂部分仅延伸超过该第二掺杂部分的相对侧壁中的其中一个。3.一种半导体结构，包括：一掺杂基底；一栅结构，具有一栅长度；一源极与一漏极，...

【专利技术属性】
技术研发人员：林正基，叶宇能，连士进，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71