半导体结构制造技术

本实用新型专利技术提供的一种半导体结构，包括至少一对通孔结构、至少一个第一MOS晶体管以及至少一个第二MOS晶体管，半导体结构中形成应力点和非应力点，所述第一MOS晶体管位于所述应力点，所述第二MOS晶体管位于所述非应力点。本实用新型专利技术中，第一MOS晶体管的电学特性同时受到铜离子扩散和应力的影响，第二MOS晶体管的电学特性仅受到铜离子扩散的影响，从而第二MOS晶体管可以得到铜离子扩散对晶体管的电学特性的影响，同时，将第一MOS晶体管中受到的铜离子扩散的影响扣除，可以得到应力对晶体管的电学特性的影响。

【技术实现步骤摘要】

本技术涉及半导体集成电路制造
，尤其涉及一种半导体结构。
技术介绍
随着半导体集成电路工艺的特征尺寸不断减小，MOS晶体管的应力效应变得原来越明显。MOS晶体管的应力效应对器件的杂质掺杂分布以及载流子的迁移率都有较大的影响，最终，会影响MOS晶体管的阈值电压(Vth)以及饱和电流(Idsat)的数值。公开的文献“ImpactofThinningandThroughSiliconViaProximityonHigh-k/MetalGateFirstCMOSPerformance”(Merchaetal.(IMEC),VLSI,2010)中指出在通孔结构(ThroughSiliconVia，TSV)的应力的影响下，PMOS晶体管和NMOS晶体管的饱和电流表现的不一致，PMOS晶体管的饱和电流下降，然而NMOS晶体管的饱和电流上升。并且，公开的文献“TSVProcessOptimizationforReducedDeviceImpacton28nmCMOS”(Yuetal.(TSMC),VLSI,2011)中给出了PMOS晶体管和NMOS晶体管的不同的应力模型，对于PMOS晶体管和NMOS晶体管受应力的影响给出了解释。然而，公开的文献“ThroughSiliconVia(TSV)effectsondevicesincloseproximity–theroleofmobileionpenetration”(C.Kothandaraman,etal.(IBM),IEDM,2014)中指出MOS晶体管不仅受到通孔结构的应力影响，在MOS晶体管的后段制程过程中，需要采用铜金属对MOS晶体管的不同层的结构进行互联，铜离子可能扩散至MOS晶体管的栅极氧化层中，并影响栅极下方沟道的载流子的迁移率，从而影响MOS晶体管的饱和电流和阈值电压，从而MOS晶体管同时还要受到铜离子扩散的影响。并且，该公开的文献中同时指出，铜离子扩散使得PMOS晶体管的饱和电流下降，PMOS晶体管饱和电流下降的比NMOS晶体管的更为明显。公开的文献“Thermo-MechanicalReliabilityof3-DICscontainingThroughSiliconVias,”(Huetal，ElectronicComponentsandTechnologyConference,2009,p.630)中指出，通孔结构产生的应力可以相互影响，使得形成的器件结构中产生应力点和非应力点。因此，需要对MOS晶体管受到铜离子扩散和应力的影响进行测试。
技术实现思路
本技术的目的在于，提供一种半导体结构，用于测试晶体管的电学性能受到的应力以及铜离子扩散的影响。为解决上述技术问题，本技术提供一种半导体结构，包括：一对通孔结构，所述一对通孔结构的连线的中心点为应力点，在以所述一对通孔结构的连线为对角线的正方形中，所述正方形的另一对角线的顶点为非应力点；至少一个第一MOS晶体管，所述第一MOS晶体管位于所述应力点；以及至少一个第二MOS晶体管，所述第二MOS晶体管位于所述非应力点。可选的，所述半导体结构中包括一个所述应力点和两个所述非应力点。可选的，在一个所述应力点上设置一个所述第一MOS晶体管，所述第一MOS晶体管包括第一衬底以及位于所述第一衬底上的第一栅极；在两个所述非应力点上对应设置两个所述第二MOS晶体管，所述第二MOS晶体管包括第二衬底以及位于第二衬底上的第二栅极。可选的，所述一对通孔结构的连线方向与所述第一栅极的延伸方向成45°角，所述第一栅极的延伸方向与所述第二栅极的延伸方向成0°角。可选的，所述一对通孔结构的连线方向与所述第一栅极的延伸方向成0°角或90°角，所述第一栅极的延伸方向与所述第二栅极的延伸方向成0°角。可选的，所述第一MOS晶体管和所述第二MOS晶体管均为PMOS晶体管。相应的，本专利技术还提供一种半导体结构，包括：至少两对通孔结构，相邻的两对所述通孔结构均构成正方形，所述正方形的边长的中心点为应力点，所述正方形的中心点为非应力点；至少一个第一MOS晶体管，所述第一MOS晶体管位于所述应力点；以及至少一个第二MOS晶体管，所述第二MOS晶体管位于所述非应力点。可选的，所述半导体结构包括两对所述通孔结构时，所述半导体结构包括四个所述应力点和一个所述非应力点。可选的，在四个所述应力点上分别设置四个所述第一MOS晶体管，所述第一MOS晶体管包括第一衬底以及位于所述第一衬底上的第一栅极；在一个所述非应力点上设置一个所述第二MOS晶体管，所述第二MOS晶体管包括第二衬底以及位于第二衬底上的第二栅极。可选的，所述一对通孔结构的连线方向与所述第一栅极的延伸方向成0°角或90°角，所述第一栅极的延伸方向与所述第二栅极的延伸方向成0°角。可选的，所述第一MOS晶体管和所述第二MOS晶体管均为PMOS晶体管。本技术的半导体结构中，第一MOS晶体管的电学特性同时受到铜离子扩散和应力的影响，第二MOS晶体管的电学特性仅受到铜离子扩散的影响，从而第二MOS晶体管可以得到铜离子扩散对晶体管的电学特性的影响，同时，将第一MOS晶体管中受到的铜离子扩散的影响扣除，可以得到应力对晶体管的电学特性的影响。本技术，可以同时得到铜离子扩散和应力对晶体管的影响，并且，本技术的结构简单。附图说明图1a为本技术第一实施例中的半导体结构的示意图；图1b为本技术第一实施例中的半导体结构的另一示意图；图2a为本技术第二实施例中的半导体结构的示意图；图2b为本技术第二实施例中的半导体结构的另一示意图；图3a为本技术第三实施例中的半导体结构的示意图；图3b为本技术第三实施例中的半导体结构的另一示意图。具体实施方式下面将结合示意图对本技术的半导体结构进行更详细的描述，其中表示了本技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本技术，而仍然实现本技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本技术的限制。本技术的核心思想在于，提供一种半导体结构，用于测试铜离子扩散以及应力对MOS管的特性的影响。半导体结构包括至少一对通孔结构、至少一个第一MOS晶体管以及至少一个第二MOS晶体管，通孔结构在半导体结构成形成应力点和非应力点，所述第一MOS晶体管位于所述应力点，所述第二MOS晶体管位于所述非应本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，包括：一对通孔结构，所述一对通孔结构的连线的中心点为应力点，在以所述一对通孔结构的连线为对角线的正方形中，所述正方形的另一对角线的顶点为非应力点；至少一个第一MOS晶体管，所述第一MOS晶体管位于所述应力点；以及至少一个第二MOS晶体管，所述第二MOS晶体管位于所述非应力点。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
一对通孔结构，所述一对通孔结构的连线的中心点为应力点，在以所述一
对通孔结构的连线为对角线的正方形中，所述正方形的另一对角线的顶点为非
应力点；
至少一个第一MOS晶体管，所述第一MOS晶体管位于所述应力点；以及
至少一个第二MOS晶体管，所述第二MOS晶体管位于所述非应力点。
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构中包括
一个所述应力点和两个所述非应力点。
3.如权利要求2所述的半导体结构，其特征在于，在一个所述应力点上设
置一个所述第一MOS晶体管，所述第一MOS晶体管包括第一衬底以及位于所
述第一衬底上的第一栅极；在两个所述非应力点上对应设置两个所述第二MOS
晶体管，所述第二MOS晶体管包括第二衬底以及位于第二衬底上的第二栅极。
4.如权利要求3所述的半导体结构，其特征在于，所述一对通孔结构的连
线方向与所述第一栅极的延伸方向成45°角，所述第一栅极的延伸方向与所述
第二栅极的延伸方向成0°角。
5.如权利要求3所述的半导体结构，其特征在于，所述一对通孔结构的连
线方向与所述第一栅极的延伸方向成0°角或90°角，所述第一栅极的延伸方
向与所述第二栅极的延伸方向成0°角。
6.如权利要求1-5中任意一项所述的半导体结构，其特征在...

【专利技术属性】
技术研发人员：甘正浩，冯军宏，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：天津;12