单层多晶硅非易失性存储器元件制造技术

本发明专利技术公开了一种单层多晶硅非易失性存储单元，包含选择晶体管及串接选择晶体管的浮置栅极晶体管。选择晶体管包含一选择栅极、一选择栅极氧化层、一源极掺杂区、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，以及一第二轻掺杂漏极区，接合共享掺杂区。浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。一漏极侧延伸修正区，位于浮置栅极晶体管的一间隙壁下方，且接近漏极掺杂区。

【技术实现步骤摘要】
单层多晶硅非易失性存储器元件
本专利技术涉及非易失性存储器(NVM)元件领域，特别是一种具有较佳写入效能的单层多晶硅非易失性存储单元结构。
技术介绍
半导体存储器元件已更为普遍地用于各种电子装置中，例如，非易失性存储器(NVM)被广泛地用于移动电话、数字相机、个人数字助理、移动计算装置及其他装置中。非易失性存储器元件大致上区分为多次程序化存储器(MTP)和单次程序化存储器(OTP)。多次程序化存储器(MTP)可多次读取和写入，例如电子擦除式可程序化只读存储器和闪存被设计具有相关的电子电路，可支持不同的操作，例如写入，擦除和读取。单次程序化存储器(OTP)具有写入和读取功能的电子电路，但并不具备擦除功能的电子电路。单层多晶硅非易失性存储器结构因为可减少额外工艺步骤而被提出来。单层多晶硅非易失性存储器用单层多晶硅形成贮存电荷的浮动栅极，可和一般互补式金氧半导体场效晶体管(CMOS)工艺兼容，因此可应用在嵌入式存储器、混和模式电路的嵌入式非易失性存储器，以及微控制器(例如系统单芯片，SOC)等领域。美国专利申请案US6,689,190公开一种具有两个串接的P型金氧半晶体管的单层多晶硅非易失本文档来自技高网...

【技术保护点】
一种单层多晶硅非易失性存储单元，其特征在于，包含：一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上，其中所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区；一浮置栅极晶体管，串接所述选择晶体管，其中所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三轻掺杂漏极区，接合所述共享掺杂区，以及一漏极掺杂区，与所述共享掺杂区间隔开...

【技术特征摘要】
2016.10.14 US 15/293,2991.一种单层多晶硅非易失性存储单元，其特征在于，包含：一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上，其中所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区；一浮置栅极晶体管，串接所述选择晶体管，其中所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三轻掺杂漏极区，接合所述共享掺杂区，以及一漏极掺杂区，与所述共享掺杂区间隔开；一漏极侧延伸修正区，位于所述浮置栅极晶体管的一间隙壁下方，且接近所述漏极掺杂区；一第一硅化金属层，位于所述源极掺杂区上；以及一硅化金属阻挡层，覆盖并直接接触所述浮置栅极。2.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，所述漏极侧延伸修正区的掺杂浓度与所述离子井相同。3.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，所述漏极侧延伸修正区的一导电性与所述漏极掺杂区不同。4.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，所述漏极侧延伸修正区的掺杂浓度小于所述漏极掺杂区。5.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，另包含：一接触洞蚀刻停止层，位于所述硅化金属阻挡层上，其中所述浮置栅极借由所述硅化金属阻挡层与所述接触洞蚀刻停止层隔离。6.根据权利要求5所述的单层多晶硅非易失性存储单元，其特征在于，另包含：一层间介电层，位于所述接触洞蚀刻停止层上。7.根据权利要求1所述的单层多晶硅非...

【专利技术属性】
技术研发人员：陈冠勋，罗明山，苏婷婷，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71