单层多晶硅非易失性存储器元件制造技术

本发明专利技术公开了一种单层多晶硅非易失性存储单元，包含选择晶体管及串接选择晶体管的浮置栅极晶体管。选择晶体管包含一选择栅极、一选择栅极氧化层、一源极掺杂区、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，以及一第二轻掺杂漏极区，接合共享掺杂区。浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。一漏极侧延伸修正区，位于浮置栅极晶体管的一间隙壁下方，且接近漏极掺杂区。

【技术实现步骤摘要】
单层多晶硅非易失性存储器元件
本专利技术涉及非易失性存储器(NVM)元件领域，特别是一种具有较佳写入效能的单层多晶硅非易失性存储单元结构。
技术介绍
半导体存储器元件已更为普遍地用于各种电子装置中，例如，非易失性存储器(NVM)被广泛地用于移动电话、数字相机、个人数字助理、移动计算装置及其他装置中。非易失性存储器元件大致上区分为多次程序化存储器(MTP)和单次程序化存储器(OTP)。多次程序化存储器(MTP)可多次读取和写入，例如电子擦除式可程序化只读存储器和闪存被设计具有相关的电子电路，可支持不同的操作，例如写入，擦除和读取。单次程序化存储器(OTP)具有写入和读取功能的电子电路，但并不具备擦除功能的电子电路。单层多晶硅非易失性存储器结构因为可减少额外工艺步骤而被提出来。单层多晶硅非易失性存储器用单层多晶硅形成贮存电荷的浮动栅极，可和一般互补式金氧半导体场效晶体管(CMOS)工艺兼容，因此可应用在嵌入式存储器、混和模式电路的嵌入式非易失性存储器，以及微控制器(例如系统单芯片，SOC)等领域。美国专利申请案US6,689,190公开一种具有两个串接的P型金氧半晶体管的单层多晶硅非易失性存储器，其中在用于布局的结构中省略了控制栅极，因为在写入模式时不需施加偏压至浮置栅极。第一P型金氧半晶体管作为选择晶体管。第二P型金氧半晶体管连接至第一P型金氧半晶体管。第二P型金氧半晶体管的栅极作为浮置栅极。浮置栅极被选择性地写入或擦除以贮存预定电荷。本领域仍需一种在写入时具有低电压操作和低功耗特性以及高写入效能的NVM结构。
技术实现思路
本专利技术的目的是提供一改良的单层多晶硅非易失性存储单元结构，具有较高的写入效率。根据本专利技术第一实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于半导体衬底中；一选择晶体管，位于离子井上；以及一浮置栅极晶体管，串接选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于硅化金属阻挡层上。一层间介电层，位于接触洞蚀刻停止层上。所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于选择栅极与半导体衬底之间、一源极掺杂区，位于离子井中、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，与源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合共享掺杂区。所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于浮置栅极与半导体衬底之间、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。没有轻掺杂漏极区接合漏极掺杂区。一第一间隙壁位于选择栅极的侧壁上，以及一第二间隙壁位于浮置栅极的侧壁上。一第一硅化金属层，位于源极掺杂区上，且延伸至第一间隙壁的底部边缘。一第二硅化金属层，位于共享掺杂区上，其中第二硅化金属层与第一间隙壁的底部边缘接壤但是与第二间隙壁的底部边缘维持一预定距离。一第三硅化金属层，位于漏极掺杂区上，其中第三硅化金属层与第二间隙壁的底部边缘维持一预定距离。根据本专利技术第二实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上；以及一浮置栅极晶体管，串接所述选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于所述硅化金属阻挡层上。一层间介电层，位于所述接触洞蚀刻停止层上。所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区。所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区，以及一漏极掺杂区，与所述共享掺杂区间隔开。没有轻掺杂漏极区接合所述漏极掺杂区。一第一间隙壁位于所述选择栅极的任一侧壁上，以及一第二间隙壁位于所述浮置栅极的任一侧壁上。没有轻掺杂漏极区接合所述第二间隙壁正下方的共享掺杂区。根据本专利技术第三实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上；以及一浮置栅极晶体管，串接所述选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于所述硅化金属阻挡层上。一层间介电层，位于所述接触洞蚀刻停止层上。所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区。所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三P型轻掺杂漏极区，接合所述共享掺杂区、一漏极掺杂区，与所述共享掺杂区间隔开，以及一N型轻掺杂漏极区，接合所述漏极掺杂区。根据本专利技术第四实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于离子井上；以及一浮置栅极晶体管，串接所述选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于所述硅化金属阻挡层上。一层间介电层，位于所述接触洞蚀刻停止层上。所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区。所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三P型轻掺杂漏极区，接合所述共享掺杂区、一漏极掺杂区，与所述共享掺杂区间隔开，以及一P-轻掺杂漏极区，接合所述漏极掺杂区，其中所述P-轻掺杂漏极区的掺杂浓度小于所述第三P型轻掺杂漏极区。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制。附图说明附图包括对本专利技术的实施例提供进一步的理解，及被并入且构成说明书中的一部份。附图说明一些本专利技术的实施例，并与说明书一起用于解释其原理。图1是根据本专利技术第一实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；图2是根据本专利技术第二实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；图3是根据本专利技术第三实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；图4是根据本专利技术第四实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；图5是根据本专利技术其他实施例所绘示的硅化金属阻挡层延伸至选择栅极的顶面的示意性剖面图。须注意的是所有附图均是示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。其中，附图标记说明如下：1单位晶胞ST选择晶体管FT浮置栅极晶体管100半导体衬底110N型阱(NW)12选择栅极(SG)120选择栅极氧化层122间隙壁112P+源极掺杂区112aP型轻掺杂本文档来自技高网...

【技术保护点】
一种单层多晶硅非易失性存储单元，其特征在于，包含：一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上，其中所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区；一浮置栅极晶体管，串接所述选择晶体管，其中所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三轻掺杂漏极区，接合所述共享掺杂区，以及一漏极掺杂区，与所述共享掺杂区间隔开；一漏极侧延伸修正区，位于所述浮置栅极晶体管的一间隙壁下方，且接近所述漏极掺杂区；一第一硅化金属层，位于所述源极掺杂区上；以及一硅化金属阻挡层，覆盖并直接接触所述浮置栅极。

【技术特征摘要】
2016.10.14 US 15/293,2991.一种单层多晶硅非易失性存储单元，其特征在于，包含：一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上，其中所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区；一浮置栅极晶体管，串接所述选择晶体管，其中所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三轻掺杂漏极区，接合所述共享掺杂区，以及一漏极掺杂区，与所述共享掺杂区间隔开；一漏极侧延伸修正区，位于所述浮置栅极晶体管的一间隙壁下方，且接近所述漏极掺杂区；一第一硅化金属层，位于所述源极掺杂区上；以及一硅化金属阻挡层，覆盖并直接接触所述浮置栅极。2.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，所述漏极侧延伸修正区的掺杂浓度与所述离子井相同。3.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，所述漏极侧延伸修正区的一导电性与所述漏极掺杂区不同。4.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，所述漏极侧延伸修正区的掺杂浓度小于所述漏极掺杂区。5.根据权利要求1所述的单层多晶硅非易失性存储单元，其特征在于，另包含：一接触洞蚀刻停止层，位于所述硅化金属阻挡层上，其中所述浮置栅极借由所述硅化金属阻挡层与所述接触洞蚀刻停止层隔离。6.根据权利要求5所述的单层多晶硅非易失性存储单元，其特征在于，另包含：一层间介电层，位于所述接触洞蚀刻停止层上。7.根据权利要求1所述的单层多晶硅非...

【专利技术属性】
技术研发人员：陈冠勋，罗明山，苏婷婷，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71