半导体存储装置制造方法及图纸

本发明专利技术的半导体存储装置具备：第1电极层，设置于导电层上；第2电极层，设置于所述导电层与所述第1电极层之间；第1绝缘层，设置于所述第1电极层与所述第2电极层之间；以及导电性的支柱层，在从所述导电层朝向所述第1电极层的第1方向上，贯通第1电极层、所述第2电极层及所述第1绝缘层而延伸。所述支柱层的贯通所述第1绝缘层的部分的外周具有沿着所述导电层的表面的第2方向上的第1宽度，所述支柱层的贯通所述第2电极层的部分的外周具有所述第2方向上的第2宽度，且所述第2宽度比所述第1宽度宽。

Semiconductor storage device

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享受以美国临时专利申请62/384,352号(申请日：2016年9月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
具备三维配置的存储单元的非易失性半导体存储装置的开发正在推进。例如，NAND(NotAnd，与非)型半导体存储装置具有存储单元阵列，该存储单元阵列包含积层于源极层上的多条字线及贯通这些字线的半导体通道。为了扩大这种半导体存储装置的存储容量，有效的方法是增加所述字线的积层数。然而，如果增加字线的积层数，那么难以控制贯通所述字线而到达源极层的半导体通道的下端的位置。
技术实现思路
实施方式提供一种能够提高半导体通道的深度的控制性的半导体存储装置。实施方式的半导体存储装置具备：第1电极层，设置于导电层上；第2电极层，设置于所述导电层与所述第1电极层之间；第1绝缘层，设置于所述第1电极层与所述第2电极层之间；以及导电性的支柱层，在从所述导电层朝向所述第1电极层的第1方向上，贯通第1电极层、所述第2电极层及所述第1绝缘层而延伸。所述支柱层的贯通所述第1绝缘层的部分的外周具有沿着所述导电层的表面的第2方向上的第1宽度，所述支柱层的贯通所述第2电极层的部分的外周具有所述第2方向上的第2宽度，且所述第2宽度比所述第1宽度宽。附图说明图1是示意性地表示第1实施方式的半导体存储装置的立体图。图2是表示第1实施方式的半导体存储装置的示意性剖视图。图3A～3L是表示第1实施方式的半导体存储装置的制造过程的示意性剖视图。图4是表示第1实施方式的半导体存储装置的截面的一部分的示意图。图5是表示第1实施方式的变化例的半导体存储装置的示意性剖视图。图6A～6G是表示第1实施方式的变化例的半导体存储装置的制造过程的示意性剖视图。图7A～7D是表示第1实施方式的另一变化例的半导体存储装置的制造过程的示意性剖视图。图8是表示第2实施方式的半导体存储装置的示意性剖视图。图9A～9J是表示第2实施方式的半导体存储装置的制造过程的示意性剖视图。图10是表示第3实施方式的半导体存储装置的示意性剖视图。图11A～11E是表示第3实施方式的半导体存储装置的制造过程的示意性剖视图。图12是表示第4实施方式的半导体存储装置的示意性剖视图。图13A～13D是表示第4实施方式的半导体存储装置的制造过程的示意性剖视图。具体实施方式[第1实施方式]图1是示意性地表示第1实施方式的半导体存储装置1的存储单元部MCP的立体图。半导体存储装置1例如为NAND型非易失性存储器，包含三维配置的存储单元。如图1所示，半导体存储装置1具备导电层(以下，设定为源极层10)、积层体100a及积层体100b。积层体100a及100b在源极层10之上沿着Y方向排列而配置。积层体100a及100b分别包含隔着绝缘层13而积层于源极层10之上的多个绝缘层15、多个电极层20及电极层25。电极层25隔着绝缘层13而设置于源极层10之上。绝缘层15及电极层20交替地积层于电极层25之上。绝缘层15将在作为电极层20的积层方向的第1方向(以下，设定为Z方向)上相邻的电极层20之间电绝缘。另外，多个绝缘层15中位于最下层的绝缘层15设置于多个电极层20中最下层的电极层20b与电极层25之间，将两者电绝缘。源极层10例如为设置于硅衬底(未图示)的P型阱。另外，源极层10也可为隔着层间绝缘层(未图示)而设置于硅衬底上的硅层。绝缘层15例如为氧化硅层。电极层20例如为含有钨(W)的金属层。电极层25例如为导电性的硅层。积层体100a及100b分别包含贯通绝缘层13、电极层25、多个绝缘层15及多个电极层20而沿着Z方向延伸的多个柱状部CL(参照图2)。柱状部CL分别包含导电性的支柱层(以下，设定为半导体层30)(参照图2)，半导体层30经由接触插塞Cb及V1而电连接于位线BL。位线BL例如在积层体100a及100b的上方沿着Y方向而延伸。设置于积层体100a的多个柱状部CL中的1个与设置于积层体100b的多个柱状部CL中的1个共享1条位线BL。另外，在图1中，为了表示出半导体存储装置1的结构，而省略了设置于多个电极层20中最上层的电极层20a与位线BL之间的绝缘层27、29(参照图2)。半导体存储装置1还具备电连接于源极层10的导电体(以下，设定为源极接点LI)及源极线SL。源极接点LI设置于积层体100a与积层体100b之间。源极接点LI例如为沿着X方向及Z方向延伸的平板状的金属体。另外，源极接点LI经由接触插塞Cs而电连接于源极线SL。即，源极线SL经由源极接点LI而电连接于源极层10。源极线SL例如在积层体100a及100b的上方沿着Y方向而延伸。图2是表示第1实施方式的半导体存储装置1的示意性剖视图。图2是表示沿着X-Z平面的截面的示意图。以下，参照图2，对半导体存储装置1的结构进行详细说明。半导体存储装置1具有在Z方向上贯通绝缘层13、电极层25、多个绝缘层15及多个电极层20的柱状部CL。柱状部CL分别包含半导体层30、绝缘层40及芯体35。半导体层30在柱状部CL的内部沿着Z方向而延伸。绝缘层40位于各电极层20与半导体层30之间，成为柱状部CL的外壳。半导体层30位于绝缘层40与芯体35之间。芯体35是嵌入至柱状部CL的中心的绝缘体。在柱状部CL贯通电极层25的部分，例如设置源极侧选择晶体管STS。在柱状部CL贯通多个电极层20的部分，例如设置存储单元MC及漏极侧选择晶体管STD。选择晶体管STD例如设置于柱状部CL贯通最上层的电极层20a及与该电极层20a相邻的电极层20的部分。存储单元MC设置于选择晶体管STS与选择晶体管STD之间且柱状部CL贯通电极层20的部分。半导体层30是作为存储单元MC、选择晶体管STS及STD的通道而发挥功能。电极层25是作为选择晶体管STS的选择栅极而发挥功能。电极层20a及与该电极层20a相邻的电极层20是作为选择晶体管STD的选择栅极而发挥功能。位于和电极层20a相邻的电极层20与电极层25之间的电极层20是作为存储单元MC的控制栅极而发挥功能。绝缘层40例如具有在从电极层20朝向半导体层30的方向上依次积层氧化硅、氮化硅及氧化硅而成的ONO(Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)结构。绝缘层40的位于电极层20与半导体层30之间的部分是作为存储单元MC的电荷保存部而发挥功能。这样一来，半导体存储装置1具备NAND串，该NAND串包含沿着在Z方向上延伸的半导体层30而配置的多个存储单元MC、以及选择晶体管STS及STD。进而，在本实施方式中，半导体层30在贯通最下层的电极层20b与电极层25之间的绝缘层15的部分的外周，具有沿着源极层10的表面的方向(例如，设定为X方向)上的第1宽度W1。另外，半导体层30在贯通电极层25的部分的外周，具有X方向上的第2宽度W2。而且，半导体层30是以第2宽度W2比第1宽度W1宽的方式形成。由此，例如，能够避免如下情况：在增加了电极层20的积层数而在Z方向上加高了积层体100的情况下，如下所述半导体层30的源极层10侧的一端变细，而不到达源极层10。以下，不区分本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于具备：第1电极层，设置于导电层上；第2电极层，设置于所述导电层与所述第1电极层之间；第1绝缘层，设置于所述第1电极层与所述第2电极层之间；以及导电性的支柱层，在从所述导电层朝向所述第1电极层的第1方向上，贯通第1电极层、所述第2电极层及所述第1绝缘层而延伸；且所述支柱层的贯通所述第1绝缘层的部分的外周具有沿着所述导电层的表面的第2方向上的第1宽度，所述支柱层的贯通所述第2电极层的部分的外周具有所述第2方向上的第2宽度，所述第2宽度比所述第1宽度宽。

【技术特征摘要】
2016.09.07 US 62/384,352;2017.01.18 US 15/408,9521.一种半导体存储装置，其特征在于具备：第1电极层，设置于导电层上；第2电极层，设置于所述导电层与所述第1电极层之间；第1绝缘层，设置于所述第1电极层与所述第2电极层之间；以及导电性的支柱层，在从所述导电层朝向所述第1电极层的第1方向上，贯通第1电极层、所述第2电极层及所述第1绝缘层而延伸；且所述支柱层的贯通所述第1绝缘层的部分的外周具有沿着所述导电层的表面的第2方向上的第1宽度，所述支柱层的贯通所述第2电极层的部分的外周具有所述第2方向上的第2宽度，所述第2宽度比所述第1宽度宽。2.根据权利要求1所述的半导体存储装置，其特征在于：所述第1电极层包含金属，且所述第2电极层包含半导体。3.根据权利要求2所述的半导体存储装置，其特征在于：所述第2电极层含有硅。4.根据权利要求1所述的半导体存储装置，其特征在于：在所述第1方向上，所述第2电极层比所述第1电极层厚。5.根据权利要求1所述的半导体存储装置，其特征在于：还具备设置于所述导电层与所述第2电极层之间的第2绝缘层，且所述支柱层在所述第1方向上贯通所述第2绝缘层，所述支柱层在贯通所述第2绝缘层的部分的外周，具有比所述第1宽度宽且比所述第2宽度窄的所述第2方向的宽度。6.一种半导体存储装置，其特征在于：具备存储单元部及周边部，所述存储单元部包括：多个电极层，沿着第1方向而积层；及导电性的支柱层，在所述第1方向上贯通所述多个电极层；所述周边部包括：第1层，设置于所述存储单元部的周围；及第2层与第3层，沿着所述第1方向，交替地积层于所述第1层上；且就特定的蚀刻条件来讲，所述第1层的蚀刻速度比所述第2层及所述第3层慢。7.根据权利要求6所述的半导体存储装置，其特征在于：所述多个电极层包含第1电极层、及在所述第1方向上积层于所述第1电极层上的第2电极层，所述存储单元部还具备层间绝缘层，该层间绝缘层设置于所述第1电极层与所述第2电极层之间，由与所述第2层及所述第3层中任一层相同...

【专利技术属性】
技术研发人员：荒井伸也，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP